找回密码
 注册
关于网站域名变更的通知

敷铜问题

查看数: 765 | 评论数: 5 | 收藏 0
关灯 | 提示:支持键盘翻页<-左 右->
    组图打开中,请稍候......
发布时间: 2013-12-29 01:17

正文摘要:

allegro 16.2 动态敷铜后IC的四个角为什么被挖掉了那么多,而不按照DRC来避让的?1 f  S! n8 E2 {9 D" y6 u& E# S1 s

回复

风刃 发表于 2013-12-29 13:11
看看封装,是否添加了keepout
lygo 发表于 2013-12-29 12:34
可以确定没有shape keep out
wwddss_1976 发表于 2013-12-29 12:31
应该被shape keep out区域禁止了
lygo 发表于 2013-12-29 10:44
没有隔离层
molin 发表于 2013-12-29 09:33
查看周围是否有其它 的隔离层隐藏掉了!!!
关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-23 21:29 , Processed in 0.171875 second(s), 28 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表