找回密码
 注册
关于网站域名变更的通知

FC+WB的设计,导入原理图后,芯片层怎么放

查看数: 994 | 评论数: 8 | 收藏 1
关灯 | 提示:支持键盘翻页<-左 右->
    组图打开中,请稍候......
发布时间: 2024-3-6 14:24

正文摘要:

FC+WB的设计,导入原理图后,芯片层怎么放?. k+ z. V, f; S5 `3 `. t9 ] 提前建好FC WB芯片的库文件  导入原理图后,怎么放置芯片。WB芯片层怎么放才能引出手指?" R# V$ q4 X& d% X7 r

回复

雨宫莲 发表于 2024-5-13 17:13
1. 导入网表2. 将所用器件放置在Layout中,此时默认是Flip Chip
- M$ G" \" d. r3. 点击左上角Edit - Die Stack,弹出对话框
; Z! k7 f9 P; N# G/ x" V$ g- ]4. 从“Die stack name”下拉列表选择想修改的器件,左下角的“RefDes”栏会显示器件的位号如“U1”/ k- h. S4 R" M- K" C6 u  N

" ]2 R9 o2 G+ }5. 分别从“Attachment”和“Orientation”下拉列表选择“WIRE BOND”和“CHIP UP”,点击“Apply”
- _3 y5 G) d2 Z; \- o( e6. 此时修改后的器件从FC变为WB,焊盘所在层也变成DIE层而不是Top层
4 j* F0 |! V+ b  Z(如果修改不了可能是当前叠层结构缺失了Die stack层或者器件含有Fixed属性)! B6 I2 v1 L0 D
* A4 ?& |/ ~3 i- w% N

stack.png (106.45 KB, 下载次数: 2)

stack.png
tencome 发表于 2024-3-15 11:50
冰睡着的水 发表于 2024-3-15 10:40
- z: e8 W) j, ^/ [$ m; J麻烦看下这样对吗?我拿的模板上都没有DEF Design这一行,这是我按照你说的加的,导进去芯片还是会自动跑 ...

$ i8 n3 Y) v! f; T8 X/ m最简单的做法:  这几个名称都改成 U5 应该就可以。/ x3 R) o  n1 N

. Z, x& D, N% G$ D8 X2 |% F8 O. i$ S1 X4 j  u  @/ L! j6 ?
>PCB Footprint = Name   = U5
+ }5 y' @2 W8 Z6 e5 }3 \>Reference = RefDes = U5; s: r5 `  V& j' n+ z$ O
DEF Design:  好像没限制, 也用U5最省事。    2 H' e, {9 r) R$ I0 ?
& k# @  G' E! V0 K7 {% ^5 C
: Y1 l5 u# n* Y
    % E: _' V( a, X- X5 k0 O8 w

6 [  ~0 k0 o/ U! ]# F% F
+ W) s* ?9 c  J3 E) n
, s9 \, }) F, p8 o- _5 v: o+ ^8 F8 Y* ^4 x& H6 t
) c& [% P! @+ B

2 a$ a, H# _" n3 u# n7 @9 V; q3 \5 y$ P3 w' R
青藤门下一走狗 发表于 2024-10-12 08:41
学习学习
tencome 发表于 2024-3-14 15:40
冰睡着的水 发表于 2024-3-13 17:210 Z" K' r& P. A2 R
WB用TXT导入后  为什么一导入原理图,之前导入的芯片就不见了?

+ I% A  P$ u7 u3 Gtxt 里面的命名与原理图命名有差异。 + y) P8 o- k: j" ~$ w
, ~) F+ B! w+ z5 _7 v- c+ j/ `
txt 里面的: q6 u! t  R0 m; P0 X9 B
Name:   xxx) B2 q( P2 n$ w: f; ~7 M. c
DEF Design:  xxx                                        % B7 D0 i' Y" {' b" O, q0 q
RefDes: xxx
& G, o' m  f* c/ @* o
! x- @3 I* N1 D& R7 w7 Y8 b
! R3 l, d* b4 H3 c  O这几个命名 要与 原理图里面的  名称、footprint、 XXX (好久不用原理图,忘记了)      一 一对应才可以。
( {: D' I4 F* N# I9 E
  y; @( s$ ?; D

点评

麻烦看下这样对吗?我拿的模板上都没有DEF Design这一行,这是我按照你说的加的,导进去芯片还是会自动跑到L1层,不在die层  详情 回复 发表于 2024-3-15 10:40
冰睡着的水 发表于 2024-3-13 17:21
tencome 发表于 2024-3-7 11:14
4 I. K$ H' @/ z% rWB 芯片单独用 txt 格式导入, 再导入原理图就行。
. Z& e; Z0 }/ t- @0 Q& ^3 ?
WB用TXT导入后  为什么一导入原理图,之前导入的芯片就不见了?
) @+ k, F6 D9 R4 ^0 q# W; P

点评

txt 里面的命名与原理图命名有差异。 txt 里面的 Name: xxx DEF Design: xxx RefDes: xxx 这几个命名 要与 原理图里面的 名称、footprint、 XXX (好久不用原理图,忘记了) 一 一对应才可  详情 回复 发表于 2024-3-14 15:40
tencome 发表于 2024-3-7 11:14
WB 芯片单独用 txt 格式导入, 再导入原理图就行。& g( @9 H4 j9 y. d

点评

WB用TXT导入后 为什么一导入原理图,之前导入的芯片就不见了?  详情 回复 发表于 2024-3-13 17:21
Sleep_xz 发表于 2024-3-7 10:58
有截图吗?把有问题的地方截图
关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-24 13:31 , Processed in 0.171875 second(s), 30 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表