找回密码
 注册
关于网站域名变更的通知

SIwave谐振分析

查看数: 3981 | 评论数: 16 | 收藏 1
关灯 | 提示:支持键盘翻页<-左 右->
    组图打开中,请稍候......
发布时间: 2012-7-20 09:41

正文摘要:

本帖最后由 TZD123456789 于 2012-7-20 09:39 编辑 - p% {7 K4 y: z  L$ `8 L2 l$ I6 @# `- Z4 c9 H 下面就我的主板(6层)谐振分析贴上图,高手指点下哦 figure2是设置参数(5种模式进行),figure3 ...

回复

willyeing 发表于 2012-7-27 10:31
TZD123456789 发表于 2012-7-27 09:49 ' V" F9 ^2 ^: r' \- }
恩 高速的时候过孔就有其他的属性。我想, 叠层的选择其实还是要根据实际情况选,优劣比较的话,现在基本 ...

  ?& `/ b8 a8 R5 I* F3 ~% G至于地孔距离的选择,好像李玉山翻译的那本提到过,在哪儿忘了。
TZD123456789 发表于 2012-7-27 09:49
willyeing 发表于 2012-7-26 16:43   d, y1 r% |' Y9 p, E
高速信号到一定速度就要考虑过孔的stub,显然第二种信号从T到S2换层的话,优于第一种,如果你的高速信号能 ...

; G. W( c) f( }0 z; }2 Y1 m- y恩 高速的时候过孔就有其他的属性。我想, 叠层的选择其实还是要根据实际情况选,优劣比较的话,现在基本都是基于理论分析。
willyeing 发表于 2012-7-26 16:43
TZD123456789 发表于 2012-7-25 16:30 0 U4 E3 t- Q8 b3 \5 ]" r. S
谢谢 ,个人认为你说的两种叠层会导致一个问题就是P,G之间的距离较远。在厚度为1.6mm的设计 ...

/ a0 [: A+ [% Z) D( K* I8 o高速信号到一定速度就要考虑过孔的stub,显然第二种信号从T到S2换层的话,优于第一种,如果你的高速信号能不在S2层都能布完的话,我的推荐是合理的。
TZD123456789 发表于 2012-7-25 17:00
willyeing 发表于 2012-7-25 12:03 % X4 N( M" Y! [) f5 p8 d& |/ u
你还不如这样呢T-S1-G-P-S2-B或T-S1-P-G-S2-B,主信号层分别为S1和S2啦,相对第二种要比第一种好,知道为什 ...

6 M9 i! \6 |! e9 A1 c. t0 {7 K# F对了,还有就是“T-S1-G-P-S2-B或T-S1-P-G-S2-B,主信号层分别为S1和S2”这样设计,S1和S2必然有一个要参考电源层。而电源层显然无法保证一个是完整的,必然是要分割的。这样信号参考的平面非完整的电源平面,回流路径会很差,对于高速的信号设计这一规则不是难以满足了吗{:soso_e100:}
TZD123456789 发表于 2012-7-25 16:30
willyeing 发表于 2012-7-25 12:03 : N+ x$ `) y- \
你还不如这样呢T-S1-G-P-S2-B或T-S1-P-G-S2-B,主信号层分别为S1和S2啦,相对第二种要比第一种好,知道为什 ...
* ~6 I9 U" l: n" y
谢谢{:soso_e100:} ,个人认为你说的两种叠层会导致一个问题就是P,G之间的距离较远。在厚度为1.6mm的设计里面,芯层接近40mil,距离太大了吧。这个在电气上就会出现和四层板类似的问题,电容距离大,PDS不是很好。对于第一种和第二种比较来说,我怎么觉得是第一种更好呢,理由是元件面和地层更近些,回流路径更好;内层信号一般不覆铜的,这个还不是很懂滴。。。地不是越完整越好?!willyeing是否进行仿真过呀?我们公司现在都习惯性的铺铜,没有去深究过;还有对于打孔的话,也没有仿真过,通常打孔距离是1cm左右。我们可能做的板速度上还不是太高,所以没有碰过因为这而产生EMI问题。
willyeing 发表于 2012-7-25 12:03
TZD123456789 发表于 2012-7-25 11:00 / L& x, w- @. j: ]
恩 谢谢willyeing,我觉得您的说法是正确的。不过对于六层板的设计信号必须要走3层的情况下,叠层也只能这 ...

* {9 U. ?3 I( Y/ D你还不如这样呢T-S1-G-P-S2-B或T-S1-P-G-S2-B,主信号层分别为S1和S2啦,相对第二种要比第一种好,知道为什么吗?自己先想想啦。内层信号一般不覆铜的,覆铜的话要注意每隔一定距离打地孔啊,这个距离怎么算你 自己找一下啦,不行我再告诉你吧。
willyeing 发表于 2012-7-25 09:46
TZD123456789 发表于 2012-7-24 15:47
! u: [$ @6 X8 N% G6 H4 W3 m, l为什么说是不对称的,我觉得应该是对称的,附图是我的叠层设计。

' X$ C% {0 h" n* Z( A- ?PCB板要偶数层你应该知道是啥问题。所谓的对称是为了应力平衡,你的结构是T-G1-S1-P-G2-B,1跟6层都是信号层对称,2跟5层GND对称,3跟4,一个信号一个电源咋对称,如果信号多的话,这层上的铜部分就少,而电源层是大面积覆铜的,3跟4就会应力不平衡。你感觉我说的有道理不,欢迎拍砖。

评分

参与人数 1贡献 +2 收起 理由
yuxuan51 + 2 支持!

查看全部评分

willyeing 发表于 2012-7-24 11:29
TZD123456789 发表于 2012-7-21 16:18
8 Y- r% @& b) r7 A恩 多谢yuxuan51指导,是照着手册做,对于仿真出来的结果不大懂。按您的建议,我觉的不应该是L2和L5来找谐 ...
( s% a5 j$ Y; ?9 f+ e+ x1 B
叠层结构不对称呀!
TZD123456789 发表于 2012-7-23 14:33
yuxuan51 发表于 2012-7-21 17:35 1 l6 m! _' Q8 B8 V) A' D
恩是的,找最合适的VCC与电源平面来做谐振分析,可以观察到在某些点有较大幅度的谐振,对于感兴趣的点可以 ...

. Q1 o3 ^9 m/ _6 T* h8 `谢谢{:soso_e100:}
yuxuan51 发表于 2012-7-21 17:35
TZD123456789 发表于 2012-7-21 16:18   {& c' w9 q' G
恩 多谢yuxuan51指导,是照着手册做,对于仿真出来的结果不大懂。按您的建议,我觉的不应该是L2和L5来找谐 ...
* ^/ N, Y6 k" c+ ~
恩是的,找最合适的VCC与电源平面来做谐振分析,可以观察到在某些点有较大幅度的谐振,对于感兴趣的点可以加PORT来观察它的Z参数可以进行定量的分析,然后对照Z参数曲线上的谐振点来进行去耦电容的选择。
TZD123456789 发表于 2012-7-21 16:18
yuxuan51 发表于 2012-7-20 14:02 . i1 c  _3 R- X2 t! a$ a- \
咋说了一半没有了3 X, g( w8 Q" e4 h

, J" z' @/ }+ c" a4 \提些建议:
; b' e/ s$ x6 S/ Y$ P
恩 多谢yuxuan51指导,是照着手册做,对于仿真出来的结果不大懂。按您的建议,我觉的不应该是L2和L5来找谐振。我的叠层设计如下:TOP---Signal;L2---Gnd(plane);L3---Signal;L4---VCC(mix plane);L5---GND;BOM---Signal;所以应该选L4和L5进行谐振分析吧
lhuijiang 发表于 2012-7-21 12:59
good.
关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-23 02:20 , Processed in 0.156250 second(s), 30 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表