Mitsiha 发表于 2023-6-14 16:278 B# O# |4 ?4 a( h" ?# g 多出来的分叉,会影响阻抗以及信号反射,不看应该不对吧啊9 l# B4 j: D& e% T( Q: v , x7 d8 k) Q; ^ |
Mitsiha 发表于 2023-6-14 16:27 好的, 感谢,这个是有分支仿真时老不确定。如果是2个ddr,而且都贴的话,我仿真最远端的控制命令线波形,我提取S参数时,这个近端的DDR port要提取吗 ! C' @" k. f' H1 \! Y |
|
3 G6 O: _. [/ w F0 P( | 我画了个简单框图,我IC1不贴, 要看IC2的波形,想提取S参数后拓扑仿真,那我IC1位置的PORT是否要提取,如果提取的话我阻抗设置多少(我认为不贴是开路,所以感觉要提取这个port的话50ohm应该不对) * A$ l9 u- q& R" v1 r( k 7 e+ C. i3 O- ^ |
/1
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2026-4-18 22:46 , Processed in 0.093750 second(s), 29 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050