学习了，从52RD看到电巢

BGA到焊盘这段走线   是不能挖空的
- l* l8 P) s) g. r4 h7 b$ t因为为了方便出线   所以这段的线宽   会极细
意味着阻抗已高于50奥姆
& R) A; e* a) q4 \  E如果这段走线下层挖空   但线宽又无法拓宽(不然会无法出线)
那么已高于50奥姆的阻抗  会变得更高  更远离于50奥姆
你RF性能只会更差
# `% y( x% J6 \9 c' y3 F' l7 C
换言之  这段走线  只能牺牲阻抗来配合BGA出线
因此多半都很短   也就是零件都紧挨着收发器
4 M4 L1 R% I* a  X1 p
$ R% k0 Q! t4 e, {+ R/ A
0 P& t. [( r& d( E2 q再来    如果是其他区块的RF走线
在维持50奥姆阻抗情况下   
挖空固然可以藉此拓展线宽  进而降低损耗
8 d5 [0 F- k+ _% Z但
1 l' b7 X) p! I1 k+ c7 y寄生效应不一定降低
* w" }' B# {. D9 _/ P原因是   寄生电容  不只跟距离有关  也跟表面积相关
3 ?3 o. s3 w6 D0 ^. N8 k
  x' t0 p; C* g  X7 H! l7 A
你现在拓展线宽  等同表面积增加
5 u/ Z7 ?  m! A* V好啦  距离增加(挖空)   但表面积也增加(拓展线宽)
* T" w# G9 t" ]2 X7 F3 d4 T那整体寄生电容  到底增加还减少?
所以我才说不一定  要计算才知道
甚至有些PCB的迭购   计算后会发现
在维持50奥姆阻抗情况下   挖空 + 拓展线宽
  F) m4 U5 K" I0 j寄生电容反而还略增加咧
0 `# T; X3 H$ ^# v+ r/ A) @6 R. A
4 T) c6 [8 a% }: X1 F9 U1 @6 |0 D
0 ]0 Y5 y& F7 f$ ~/ D) V& {# y; ^4 U而0402焊盘   因为宽度会远大于50奥姆线宽
换言之  其阻抗肯定远小于50奥姆
因为焊盘大小不会变   所以如果挖空
8 Z6 f% Y, e) Q' q; c# S可以使其远小于50奥姆的阻抗提高  更接近于50奥姆
3 x$ i" ?( S3 P同时也可以降低寄生效应 (因为只有距离增加  表面积没增加)

4 U- ~; I! R8 g2 i+ a- `0 j所以  做个小结

1.        BGA到焊盘这段走线   不能挖空   
2.        其他部分走线  在维持50奥姆阻抗情况下   
        挖空可以降低损耗  但寄生电容未必增加或减少  
3.        0402焊盘  挖空可以让阻抗更接近50奥姆  同时降低寄生效应
' @  J2 e3 u& q8 _9 {# @

我理解的：
线宽要保证一致，阻抗连续的问题，且尽量粗，也就是降低插损，还要做阻抗控制；
( C+ r" Y8 j) u2 \( ?  t) cBGA出线限制了这部分的走线线宽，还要做阻抗控制，走线层到临层介质的厚度应该是相对薄点的，并且这部分参考不能挖，不然阻抗没法控制；其他部分结合阻抗、线宽、阻抗连续的要求，就需要挖掉临层来增加介质厚度来满足阻抗要求。

线宽小的走线不要挖，这需要根据计算的，是的参考不挖的这层地的走线的阻抗需要满足50OHM。如果不挖能满足50OHM就不用挖。

我觉得是0402焊盘宽度比较宽，如果要做阻抗，就必须挖层才能满足阻抗。

寄生电容一般是指电感，电阻，芯片引脚等在高频情况下表现出来的电容特性。实际上，一个电阻等效于一个电容，一个电感，和一个电阻的串联，在低频情况下表现不是很明显，而在高频情况下，等效值会增大，不能忽略。

因为器件在高频电路中还有一个等效电路，而且这器件的面积相对PCB的走线要大。
寄生电容就是两个极板的面积成成比，两个极板的间距成反比，
3 ]& l  w1 {7 K这样在增加了面积后，而为了保证寄生电容不怎么变化，只有增大两个极板间的间距。