EDA365电子论坛网»电子社区 › EDA工具&PCB设计 › Cadence Allegro论坛 › 2层PCB中PCIe-x1的100欧姆阻抗控制设计

2层PCB中PCIe-x1的100欧姆阻抗控制设计

查看数: 9790 | 评论数: 9 | 收藏 3

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

zhouhua_8

发布时间: 2011-12-23 22:20

正文摘要:

根据PCI-E标准要求，PCI-E差分信号线要求差分阻抗为Zdif=100，Zcom=60。2层板设计也必须满足这个条件，现在板层参数如下： , _( W* J7 w; b7 X" I5 L铜线厚度T：1oz，大概1.4mil厚* z4 L3 y0 ^7 v. g% F 板厚H：1. ...

routon 发表于 2013-3-22 15:31

cannon220 发表于 2012-5-10 12:07 ( }0 ^2 {4 z2 f1 M6 V3 r
请问搂着这套设计参数有没有实际用于2层板的制板中？有的话实际效果如何？这边用这套模型算的0.8mm厚的2层 ...

底层铺铜完整不？

mankou001 发表于 2013-3-22 13:34

把板做溥

zhouhua_8 发表于 2013-3-12 12:46

我的板子可以，你的板子厚度是否涉及到位了？

szsz06 发表于 2012-11-26 06:57

pcie双面板也可以？？

cannon220 发表于 2012-5-10 12:07

请问搂着这套设计参数有没有实际用于2层板的制板中？有的话实际效果如何？这边用这套模型算的0.8mm厚的2层板数据打板，板子回来后，pcie怎么都link不上，不知道是什么原因。

zhouhua_8 发表于 2011-12-26 15:22

恩，是的，应该问题不大

jiangchun9981 发表于 2011-12-25 22:24

看到了！Zdiff=119了，似乎误差还比较大了！不过实际也能稳定运行的。

jiangchun9981 发表于 2011-12-24 22:51

PCI-E 2层板很难搞的吧！
LZ能不能大概计算一下4层板的阻抗：板材为常见的KB。

我的项目参数如下：
线宽为6mil，线距为6.5mil，外围包地为30mil.
过孔设计参数：内径=12mil，外径=24mil

LZ能不能帮计算一下这个能不能满足？
我已经打样过了，PCIE差分线最长有30CM长，基本没换层，实践能稳定运行！
我想知道理论计算出的和实际的差别。
谢谢！

帐号		自动登录	找回密码
密码			注册

2层PCB中PCIe-x1的100欧姆阻抗控制设计

正文摘要:

回复

推荐内容 /1