|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
情况是这样:
4 x; x: P h4 m X a" H 1\ 我的文件是pads2007的,导出ASC,然后导入到2005里面打开.
/ ~$ q$ \( v& U I/ t* [5 [2\ (注意:文件在2007里面是完全做好了的),* K: n. y* y& j% R" [' p/ q' c
3\ 在2005里面再次通过灌铜,检查安全间距是没有问题,可是在检查连通性的时候出现很多错误.错误地点就在屏蔽罩上的那些地孔上. 通过查看过孔属性发现里面stitching项已经打上勾了,+ x0 u$ ?/ s; |9 n' I& G1 ~+ B( N
3 Q8 e; q8 L K* r, O4 z
6 B7 v3 `: p! T* _9 B
. u7 Z3 l$ _; G# s3\ 后来取消这个勾后,不用灌铜,连通检查没有错误,这是为什么呢# U5 \; X; Z# m0 X: r5 S9 G, D
. x: i0 R+ N2 F% t, |5 h问题:
% Z) ~' d! k% r- s. K" O1\stitching设置是缝合孔,到底有什么实际性的作用,跟不勾选有什么区别呢
6 t! s9 Y. K) o/ M * _! u9 N+ I. X9 k6 G; s8 V- N
2 f9 J# K+ ~3 @2\ 为了使连通性检查不出错,一个个把它们改过来真是麻烦,有什么好的方法?
2 {9 y% Q# R0 J0 Z( M $ `5 \" Z i* |
3 [0 |" H3 U- @$ p/ E3\我在filte过虑器里面只选ＶＩＡ却选不上它们,难道它们不是过孔了吗?
. {4 F1 @$ ]* o% I5 ?. |7 m
& P1 Z7 K$ j* y4 w3 Q* i7 v' U! V . a V6 A3 c0 A7 f5 l# E% C
4\从2007到2005这些孔怎么就加上勾了呢,其他的信号线过孔怎么没有报连通性错误呢?( Q8 _2 b- S% Z+ l: b- c: ?* v# w
( X/ k: G7 `! S' A0 J
' `+ K6 C& W5 a5\怎么避免这种情况呢,以前怎么没有碰到../ z( \/ ]) ~# q, _2 p
8 m5 B0 H# Q! E4 U) g
6\有没有关于这stitching的资料,让我也见识一下..谢谢了/... |
|
/1 
发表于 2010-1-23 18:12
收藏
淘帖
支持！
反对！
