x0 E/ {5 e; O& \
RX线下方挖一层是为了降低寄生电容
1 u5 _; K/ T8 `0 s9 T! R=>  未必!!


. x5 U/ V. O6 W, D
3 x- B$ [& B% k5 U: G5 M
& ~, o6 }' g+ f, z& X, m$ g. r
. v& E+ |/ V/ P1 l$ o

在同样50奥姆阻抗下

走线挖空    反而有可能   让寄生电容变大

5 q- C* e* c4 M; @

我们拿实际迭构来做计算

& b3 i. o1 ~9 _

因为原本单位是um   转换成mil (1um = 0.03937mil)

所以才小数点后面一堆数字

8 S5 ^  s  j8 v3 t: ^

5 g, \0 ]. |7 S. w' z

如果以L2为参考地   不挖空   50奥姆的线宽是3mil

' l4 y. D1 @( v/ \4 W. m: D% J
- \0 |0 |: d: N9 v

0 r& ~% t: N4 M3 c, u


" v1 x' \9 p- j8 s; x' j. A& }2 \
' d8 z. z2 A1 J  Q
/ t# X. d6 n( y1 Z9 i" |% F/ F
0 U# ?+ v/ e6 D/ n
) [/ B$ `2 o3 f/ ]
6 N$ h$ F: x! A

如果以L3为参考地   挖空   50奥姆的线宽是9mil

7 ~8 b% Q) k8 c" Y

: d# o/ T9 O* j0 W  ]' Z

9 k  U. b9 u) p5 P8 h7 b" c

根据电容公式:

+ j) T; R; \. x5 U. g: Y

" I2 c0 t' _% l; d* ?

6 B$ X0 D# V7 A

% |: k! o6 R  Z# F3 K+ s, O

如果要比谁的寄生电容大    介电常数就不用算了   因为两者的介电常数都一样

那就看谁的A/d比较大    对吧?

# K  I) k9 J8 \# Y2 Y1 ]" v/ y

# k$ A! k2 {$ R" [

+ O5 `5 k" k1 B
% v. i  Q5 `9 T0 f& L
2 G3 ?/ z2 A9 W$ @
- R  i. z: T, g



% d" S5 L5 ~$ _; L0 d6 }


% Z" |! `3 F+ ?

A是面积     等于W x L

两者的线长都一样     所以若要比谁的寄生电容大   

那就看谁的W/d比较大    对吧?

/ S7 a" h$ |1 ]2 Q0 s0 Z

  H1 j. n$ w! W5 w. Q
1 N9 h; s5 t8 c) @
  ^0 o6 V! a# x& h& s- j

不挖空:  w/d = 3/1.83 = 1.64

挖空: w/d =9/4.8 = 1.875

1.875 > 1.64

所以   挖空的寄生效应    反而比较大    故得证

6 C( G( \" _0 \
. s6 t% n8 \* U. ~/ V
3 U5 ~: {! z( h6 `4 ~: Z% T

挖空是走线跟GND距离拉大没错    但你线宽也会拓宽啊

所以寄生效应  是变大还变小  要透过计算才知道

6 W2 l% G2 }: k

谢谢大神。

到芯片处走线下面挖了就要加宽走线来保证阻抗，你去BGA下面走那么宽试试？

线宽小的走线不要挖，这需要根据计算的，是的参考不挖的这层地的走线的阻抗需要满足50OHM。如果不挖能满足50OHM就不用挖。

我觉得是0402焊盘宽度比较宽，如果要做阻抗，就必须挖层才能满足阻抗。

因为器件在高频电路中还有一个等效电路，而且这器件的面积相对PCB的走线要大。
1 d$ y7 {% v# i4 B, p* Z寄生电容就是两个极板的面积成成比，两个极板的间距成反比，
$ X* ~% p8 w, D4 Y* }3 |6 E这样在增加了面积后，而为了保证寄生电容不怎么变化，只有增大两个极板间的间距。