EDA365电子论坛网»电子社区 › 研发技术版块 › 电磁兼容&安规论坛 › 求教：传导骚扰测试超标如何解决

求教：传导骚扰测试超标如何解决

查看数: 1028 | 评论数: 12 | 收藏 1

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

chenzhouyu

发布时间: 2017-2-21 18:49

正文摘要:

本帖最后由 chenzhouyu 于 2017-2-21 18:52 编辑 2 W5 f, e# f7 e8 {8 _ ( q; Y% |, f& {. q大家好！0 N$ Z' Y$ N0 k+ N& b3 X 求教个问题，有个产品传导骚扰测试超标，晶体的频率是16MHz，超标的频点都是晶体 ...

麦子的滑翔机 发表于 2018-9-12 10:14

谢谢分享

xswok 发表于 2017-8-29 16:18

最简单可行的办法就是降低晶振的频率

chenzhouyu 发表于 2017-4-27 22:33

eddiemoon 发表于 2017-4-27 19:19
- W7 z0 l4 E4 l1 T) j5 _问题解决了吗？大家也都是猜猜看的，不知道究竟怎么解决的，呵呵！

我换8M晶体就好了

eddiemoon 发表于 2017-4-27 19:19

问题解决了吗？大家也都是猜猜看的，不知道究竟怎么解决的，呵呵！

点评

chenzhouyu

我换8M晶体就好了详情回复发表于 2017-4-27 22:33

OrangeJD 发表于 2017-4-21 11:47

可以查看下PWM部分电路

ILLTTA 发表于 2017-4-6 15:16

感觉你的晶振可以放在离IC更近的位置。晶振范围内不要铺铜，不要走线。

lxz0708 发表于 2017-3-31 15:05

晶振靠近IC，表面的线尽快短，晶振下不要布除地以外的信号线。

yjj198709 发表于 2017-3-31 11:06

看你的布局，晶振可以左挪，靠近IC一点。挺像晶振通过GND影响到整个GND 平面

yjj198709 发表于 2017-3-31 10:54

晶振的GND，包含负载电容的GND不要和表层GND相连，走内层

风的缘故 发表于 2017-3-22 13:47

1.时钟加串阻；2.时钟并小电容；3.时钟内存参考平面化画单独的地平面。

Linda_008 发表于 2017-3-4 12:20

你直流电过啥传导

Linda_008 发表于 2017-3-4 12:19

电源没处理好，每组加些偶合电容，还可以试试加电感、磁珠、MCU功耗都顶小可以串个2欧以上的电阻减小电源干扰。
如确认是晶振引起的，LAYOUT时晶振5MM方圆不走其他线

帐号		自动登录	找回密码
密码			注册

求教：传导骚扰测试超标如何解决

正文摘要:

回复

点评

推荐内容 /1