weichen743 发表于 2015-6-10 20:13
7 S3 F0 S  t+ z* q  G' R我觉得从电源芯片这端好理解。不过文中所提到的芯片感觉是目标IC端，它的动态阻抗感觉不在传输路径上，只 ...

& d1 G0 k+ d/ l% L, V1 ^我的理解如下：
1 文中所说的，FPGA的IO电流IMAX=0.5A，而电流的波动是50%，也就是0.25A，则我认为他所需要的电流是在0.25A-0.5A之间。
( c. m" X  Y* Z. \. e+ N8 w2 文中说的电压的波动取5%，也就是他所允许的或者叫可以接受的电压波动是1.8V*5%=0.09V.
$ W* Z! a5 C) N* R- X6 C) i3 这就要求电源在提供波动电流的同时必须满足纹波的要求。
4 文中的意思是通过计算目标阻抗或者叫动态阻抗，来反推电源滤波电容所需要满足的要求。
" K( h3 B& y/ ^1 E3 ]3 }& L

路径的问题，阻抗小，那个回路优先，干扰的纹波直接从那回到地，而不经过IC

就像发个图片，这么麻烦
. x" Q- C$ j7 F% ?+ J' E4 \

我开始也不明白，想了会
* B$ Y' _4 s. Y! Z. S3 z

fallen 发表于 2015-6-11 10:06
' L% x/ h% u; C/ c$ ^+ i1 M我的理解如下：
7 j' d8 r) p  u# y- i, y1 文中所说的，FPGA的IO电流IMAX=0.5A，而电流的波动是50%，也就是0.25A，则我认为他所 ...

7 z8 E5 G+ {, O6 P) \  \非常感谢！分析的很到位！
9 {! t. g% T  \- M5 F

fallen 发表于 2015-6-10 11:47
理解的非常到位！
就是那个意思，参考BUCK的输出纹波电流和电容DCR的计算。
负载的电流变动，产生了di
( K& Q9 |9 \( {/ h* I6 t ...

我觉得从电源芯片这端好理解。不过文中所提到的芯片感觉是目标IC端，它的动态阻抗感觉不在传输路径上，只是接收端。有点不明白文中为什么那么写。
" p7 h# Z5 V. m6 k. V
: n) _! D$ Y- f* K/ r

weichen743 发表于 2015-6-9 20:54
' e: H9 M' c2 e+ [$ _3 z3 i我觉得应该是通过电容网络降低在动态电流变化时，由于电源芯片本身电阻/电感，和走线电阻/电感所带来的压降 ...

理解的非常到位！
6 E" x! q+ H0 w$ \就是那个意思，参考BUCK的输出纹波电流和电容DCR的计算。
- C3 D4 J/ D& Z$ d& E  k负载的电流变动，产生了di
而负载的电压波动要求，限制了纹波的要求。
) Q1 f( B( |( e* t- q5 W8 K1 P假设不考虑或者电容足够大，忽略电容充放电的影响。
那么就只有ESR*DI的影响，这就是可以看作电源阻抗低于目标阻抗（动态阻抗）的要求。
# O9 u" ?# |7 S1 v3 A& J

weichen743 发表于 2015-6-9 20:54
我觉得应该是通过电容网络降低在动态电流变化时，由于电源芯片本身电阻/电感，和走线电阻/电感所带来的压降 ...

5 y1 {0 P& y' K% a+ T7 m$ @5 d4 F说的有道理！！！！！！！！！

按照这个人说法就是：电容的ESR和I/O的内阻构成了一个分压网络，但ESR比I/O内阻越小，噪声信号被分压的越厉害，就等于噪声得到了抑制?

给力~~多谢点播~~

就是电源阻抗小于目标阻抗。