EDA365电子论坛网»电子社区 › EDA工具&PCB设计 › Cadence Allegro论坛 › allegro新手学习记录贴

allegro新手学习记录贴

查看数: 7030 | 评论数: 68 | 收藏 4

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

Aiby2015

发布时间: 2015-5-16 10:28

正文摘要:

本人新手，最近才认真接触allegro，因为是学生，所以时间会比较多，此贴会持续更新，希望各位大虾指导。欢迎吐槽，不喜勿喷啊。之前一直用AD,现在想转到cadence。QQ 1171638763 人在桂林下面盗张图：+ O ...

Aiby2015 发表于 2015-5-25 11:17

今天在网上收集的一些资料，大家可能不需要~实在太基础了~~~~~然而对于我并非如此：
2 w) C# U6 m/ [, uVCC、VDD、VEE、VSS的区别3 H8 f  ]$ `3 o: d' g' M2 M( _
% _1 N3 t5 x# S1 c/ a/ A0 v

* _- n3 {% w3 S" Y" b9 r! u4 Q, v4 W　　电路设计以及PCB制作中，经常碰见电源符号：VCC、 VDD、VEE、VSS，他们具有什么样的关系那?
6 G& F1 l# b) G/ V9 h　　一、解释- K, ?9 R, M" x1 Z: L" U6 ^' g
　　VCC：C=circuit 表示电路的意思, 即接入电路的电压. T0 Z: ]  m9 z- H5 J/ c( p; o
　　VDD：D=device 表示器件的意思, 即器件内部的工作电压;
5 [( d1 H1 L% O8 {　　VSS：S=series 表示公共连接的意思，通常指电路公共接地端电压. T( n# r# V0 Z5 e) f% }3 n' `
　　二、说明* y5 q* l! {8 h/ c: e# ?/ s' I8 u
　　1、对于数字电路来说，VCC是电路的供电电压,VDD是芯片的工作电压(通常Vcc>Vdd)，VSS是接地点。) [) ?: P" E/ U8 p7 Z# \/ c; ~' Z
　　2、有些IC既有VDD引脚又有VCC引脚，说明这种器件自身带有电压转换功能。! w  k) A/ y0 }) Y; C! k
　　3、在场效应管(或COMS器件)中，VDD为漏极，VSS为源极，VDD和VSS指的是元件引脚，而不表示供电电压。
# D1 A# W7 ~$ X4 t" x% E　　4、一般来说VCC=模拟电源,VDD=数字电源,VSS=数字地,VEE=负电源" s" W$ B; }; \% P& Q" z# l
　　另外一种解释：# v2 \1 r& S; [$ \3 V! }1 A$ ~# H+ n
　　Vcc和Vdd是器件的电源端。Vcc是双极器件的正，Vdd多半是单级器件的正。下标可以理解为NPN晶体管的集电极C，和PMOS or NMOS场效应管的漏极D。同样你可在电路图中看见Vee和Vss，含义一样。因为主流芯片结构是硅NPN所以Vcc通常是正。如果用PNP结构Vcc就为负了。荐义选用芯片时一定要看清电气参数。.3 C8 T5 ?9 }/ d
　　Vcc 来源于集电极电源电压, Collector Voltage, 一般用于双极型晶体管, PNP 管时为负电源电压, 有时也标成 -Vcc, NPN 管时为正电压.DSP交流网 DSP学习第一论坛 DSP技术应用与推广平台 DSP开发服务平台$ n6 s' V! M$ T) `$ z
　　Vdd 来源于漏极电源电压, Drain Voltage, 用于 MOS 晶体管电路, 一般指正电源. 因为很少单独用 PMOS 晶体管, 所以在 CMOS 电路中 Vdd 经常接在 PMOS 管的源极上2 l! F5 Q4 V8 R0 Y% j
　　Vss 源极电源电压, 在 CMOS 电路中指负电源, 在单电源时指零伏或接地.# c2 R8 @8 O4 L  w4 x. I
　　Vee 发射极电源电压, Emitter Voltage, 一般用于 ECL 电路的负电源电压.
! z+ I' O' t5 i# ^' p4 n　　Vbb 基极电源电压, 用于双极晶体管的共基电路.DSP交流网 DSP学习第一论坛 DSP技术应用与推广平台 DSP开发服务平台
! B6 O/ J% _( o; d$ a) j: l　/*******************************************************/
4 v( o6 u( k( v3 m% i- q6 w! D- C　　单解：! l% K$ z! `  r
　　VDD：电源电压(单极器件);电源电压(4000系列数字电路);漏极电压(场效应管)4 }# R" N( |+ b& V$ B
　　VCC：电源电压(双极器件);电源电压(74系列数字电路);声控载波(Voice Controlled Carrier)1 B: B, {8 `4 _& ?/ |: H2 ]) d9 ?. m
　　VSS:：地或电源负极
; H0 H3 S8 }& K# }5 ?. a! F9 r　　VEE：负电压供电;场效应管的源极(S)
: k; m6 q/ P  `; q　　VPP：编程/擦除电压。
0 {" _9 B5 ~$ }2 g1 i　　详解：. E9 o" |  E3 T
　　在电子电路中，VCC是电路的供电电压, VDD是芯片的工作电压：
* A+ u1 }* D1 O5 A+ g　　VCC：C=circuit 表示电路的意思, 即接入电路的电压， D=device 表示器件的意思, 即器件内部的工作电压，在普通的电子电路中，一般Vcc>Vdd !. {' @: k  k) x8 G$ [  ?5 N
　　VSS：S=series 表示公共连接的意思，也就是负极。$ z8 u% q: p" B3 z7 B
　　有些IC 同时有VCC和VDD，这种器件带有电压转换功能。
. ?+ D) Z; j. w- u4 e5 c/ O6 _　　在“场效应”即COMS元件中，VDD乃CMOS的漏极引脚，VSS乃CMOS的源极引脚，这是元件引脚符号，它没有“VCC”的名称，你的问题包含3个符号，VCC / VDD /VSS，这显然是电路符号。
) i! b( F/ c7 a) q3 z& ~& W0 t

Aiby2015 发表于 2015-5-16 13:42

下面是今天看到一些为I觉得好的资料，给大家分享下：
Allegro画元件封装时各层的含义
pad目录

psm目录（或者把PSM目录分为：shape目录、flash目录、package目录）

封装制作步骤（前提是焊盘建好了~）
1、添加管脚，可用 x 0 0 命令来定义第一个点的位置；

2、添加装配外形，设置栅格25mil，选择ADD->Line
class和subclass 为 PACKAGE GEOMETRY/ASSEMBLY_TOP；
添加丝印
class/subclass为PACKAGE GEOMETRY/SILKSCREEN_TOP;

3、添加标号RefDes
class和subclass 为 REFDES/ASSEMBLY_TOP;输入U*；放在器件的中央；
class和subclass 为 Device Type/ASSEMBLY_TOP;输入DEV；放在器件的中央；

class和subclass 为 REFDES/SILKSCREEN_TOP;输入U*；放在器件的上侧中央；
class和subclass 为 Device Type/SILKSCREEN_TOP;输入DEV；放在器件的上侧中央；

4、生成封装边界，点击SHAPE ADD；画出封装的边界。可以检测器件没有放重叠；
class和subclass 为 PACKAGE GEOMETRY/PLACE_BOUND_TOP；

5、定义封装高度（可以选择）
选择Setup->Areas->Package Boundary Height;
class和subclass 为 PACKAGE GEOMETRY/PLACE_BOUND_TOP；
点击刚才画的封装边界，输入高度；

6、添加测试点不能添加的区域（可以选择），点击SHAPE ADD；添加阻止测试点放置的区域；
class和subclass 为 Manufacturing/No_Probe_TOP；

PCB封装的一些规范：
1、在LOLDERMASK_TOP层定义的大小规则：在尺寸允许的范围下，相对BEGIN LAYER层，可以大10mil（两边相加，
一边就是5mil）;在小尺寸下，大6mil;

2、对于普通的通孔器件，REGULAR PAD 比DRILL 大20mil；其它特殊通孔视情况而定，比如说打的过孔可以只大10mil;

3、对于普通的通孔器件，THERMAL RELIEF、ANTI PAD比REGULAR PAD大20mil；其它特殊通孔视情况而定；

4、做器件时必须把DATASHEET做上标记，DATASHEET的名称改为所做器件的名称，然后拷贝到集中的目录；

做双排封装的时候
1、 e = e;
2、 e1 = Hmax + 24mil(0.6mm) - 焊盘的长度;
3、 E = Emin - 20mil(0.5mm);
4、 D = Dmax;

大部分是复制的，莫喷。

Aiby2015 发表于 2016-3-28 15:49

我回来了！！！！ cadence我还会继续，现在大4 有创业的想法但是我认为对于自己喜欢的东西还是得继续学。前段时间因为考研，放下了cadence，现在我打算从新再来！考研当天出意外。。。。也就不提了。。。。