找回密码
 注册
关于网站域名变更的通知

SigXplorer中Rel Prop Delay问题

查看数: 1317 | 评论数: 2 | 收藏 0
关灯 | 提示:支持键盘翻页<-左 右->
    组图打开中,请稍候......
发布时间: 2015-3-27 15:30

正文摘要:

在allegro中,CPU到DDR的线,设置了XNET和T点,走线完成后,在显示等长数值的地方看 没有数值,黄色。% Y( v8 S8 X+ V5 v 有几根线的在SigXplorer中看,没有设置模板,要这么解决,坐等回复( j4 R, Y" ?# ~4 h5 o! ...

回复

lulu09 发表于 2015-3-30 16:54
最后用最原始的方法,删除T点和XNET再重新设置了
lulu09 发表于 2015-3-27 15:31
就是同一组等长,设置模板没有到其中的2个网络。要怎么解决
关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-23 00:22 , Processed in 0.156250 second(s), 28 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表