EDA365电子论坛网»电子社区 › 研发技术版块 › 信号完整性SI/PI仿真 › IBIS模型时序仿真，为什么会奇葩到-700V。完全不收敛了 ...

IBIS模型时序仿真，为什么会奇葩到-700V。完全不收敛了。

查看数: 2584 | 评论数: 10 | 收藏 1

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

eeicciee

发布时间: 2014-10-17 08:14

正文摘要:

如图所示，还请指教一下

coppi27 发表于 2014-10-28 15:40

這個問題是S參數無法收斂, 可用Broadband SPICE把S參數轉換成RLC模型(xxx_BBSckt.txt),再跑暫態分析(應用範圍=PRBS & pulse pattern),也可參考"網際星空"的說明.

eeicciee 发表于 2014-10-20 13:31

Head4psi 发表于 2014-10-20 12:47 c, f0 q) U/ q/ C
Check the high level of your pulse ( or PRBS) source, it should be 1.0V for IBIS model input not 3.5 ...

I've tried that way,but no use...

Head4psi 发表于 2014-10-20 12:47

Check the high level of your pulse ( or PRBS) source, it should be 1.0V for IBIS model input not 3.5V.

cousins 发表于 2014-10-20 12:41

remove掉ibis中过长的初始延时是可以的。

eeicciee 发表于 2014-10-20 11:15

cousins 发表于 2014-10-20 10:57' V, z2 T# S! y) d7 s
三个办法：1.减少step time, Y6 b! _+ O& J( ?7 b; I
8 R& B. e( r" J( V3 n# R% j
2.改ramp_rwf/fwf

后面两点是要改IBIS模型啊，这样合适么？

cousins 发表于 2014-10-20 10:57

eeicciee 发表于 2014-10-20 09:52 `# d& F8 d* i/ u" b: c
版主早，用Designer可以作长时间的时序仿真，也可以出眼图，但是眼图交叉的地方不太对，不在电平中间。请 ...

三个办法：1.减少step time

2.改ramp_rwf/fwf
3.改initial delay from rising/falling waveform rm_dly_rwf rm_dly_fwf

eeicciee 发表于 2014-10-17 10:55

cousins 发表于 2014-10-17 10:50$ A' j8 A$ O K9 s
有意思,话说allegro SI以前的bus analysis无法ignore掉IBIS的intial delay from rising的问题
! U% ?' p2 a7 }5 ?不知道syste ...

systemSI,这个建议不错，过几天试试。正在用Ansoft试

eeicciee 发表于 2014-10-17 10:54

cousins 发表于 2014-10-17 10:50

有意思,话说allegro SI以前的bus analysis无法ignore掉IBIS的intial delay from rising的问题
不知道systemSI是不是也有这样的问题.
用同样的模型在hyperlynx上跑下看，记得ignore initial 4bit.

帐号		自动登录	找回密码
密码			注册

IBIS模型时序仿真，为什么会奇葩到-700V。完全不收敛了。

正文摘要:

回复

推荐内容 /1