TA的每日心情 | 怒
2019-11-26 15:20 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要:本文介绍了使用cadence APD 完成一款SIP芯片BGA封装的设计流程。结合( h- R- V8 n: L4 t) Q& ~3 h
CadenceAPD在BGA封装设计方面的强大功能，以图文并茂、实际设计为例说明Cadence
/ j2 q0 z/ r# QAPD完成包含-块基带芯片和一块RP芯片的BGA封装的设计方法和设计流程。该设计方9 c8 ]( H* O9 \* w: x" Y: S
法对于SIP封装设计、加速设计周期、降低开发成本具有直接的指导价值。+ `4 Q8 P$ Z1 ~/ X9 }( A: `" r
关键词: Cadence APD、 SIP 设计、BGA 封装设计% y2 W) M# n& C% M, a
1引言
" G$ b' f* e$ h$ x随着通讯和消费类电子的飞速发展，电子产品、特别是便携式产品不断向小# w. K( S7 ]: O) T
型化和多功能化发展，对集成电路产品提出了新的要求，更加注重多功能、高集
& g; V( ]8 V) b3 R/ X成度、高性能、轻量化、高可靠性和低成本。而产品的快速更新换代，使得研发
; c5 @5 U7 O3 I周期的缩短也越来越重要，更快的进入市场也就意味着更多的利润。微电子封装
* l+ z- K# ~% E+ d7 p对集成电路(IC) 产品的体积、性能、可靠性质量、成本等都有重要影响，IC
, Q1 l; A2 {6 a/ Y+ q) |成本的40%是用于封装的，而产品失效率中超过25%的失效因素源自封装，封( @5 S c8 V( ?; H+ E0 I( H
装已成为研发新一代电子系统的关键环节及制约因素(图1.1)。系统封装(SiP): D- [! g5 u" t; m/ ?
具有高密度封装、多功能化设计、较短的市场进入时间以及更低的开发成本等优
! ]2 o& u" x3 P' d* o P& B势，得到了越来越多的关注。国际上大的封装厂商如ASE、 Amkor、 ASAT和
( M/ y9 J% j3 Y: hStarchips等都已经推出了自己的SIP产品。4 b3 z! h# ` H2 [
. }% j4 v T# Z1 a- L( p2 W
P. }, |6 p- p0 v
|
|
[复制链接]
/1 
发表于 2019-12-27 10:14
收藏
淘帖
支持！
反对！
发表于 2020-1-2 22:36
这都要隐藏啊……