找回密码
 注册
关于网站域名变更的通知
收藏本版 (35) |订阅

  FPGA|CPLD论坛 今日: 0|主题: 11266|排名: 35 

推荐主题

基于FPGA的多按键状态识别系统设计方案 2人参与 attach_img A-Lin 2019-12-19 11:17 2 219 雷北城 2022-9-2 16:28
复杂数字逻辑系统的Verilog HDL设计方法简介 3人参与 attachment STGing 2022-8-31 10:41 3 126 雷北城 2022-9-2 16:26
Verilog HDL数字逻辑电路介绍 2人参与 attach_img STGing 2022-9-2 09:46 2 106 名字好听吗 2022-9-2 11:21
Verilog代码编写规范 2人参与 dragongfly 2022-9-2 09:40 2 118 Terran 2022-9-2 11:20
fpga跨时钟域通信时 慢时钟如何读取快时钟发送过来的数据? 4人参与 Nain 2022-9-1 15:09 4 135 we_happiness 2022-9-1 20:27
CPLD芯片EPM240T100与一个单片机连接 2人参与 lili_qq 2022-9-1 16:17 2 122 oponi 2022-9-1 16:48
FPGA实现海德汉绝对式编码器与上位机的智能通讯 2人参与 attachment Colbie 2019-9-16 11:29 2 206 雷北城 2022-9-1 16:47
怎样将ALTERA的CPLD芯片的pof文件读出来,被读取的芯片是EMP7032SLC44-10N 3人参与 fanA 2022-9-1 11:15 3 127 mqerew 2022-9-1 14:27
FPGA中使用PLL所能达到的最大输出频率 2人参与 attach_img Felix_456 2022-9-1 11:02 3 190 fuu65iwi 2022-9-1 13:29
Gamma变换算法之Matlab及FPGA实现 2人参与 attachment STGing 2022-9-1 10:03 2 150 dragongfly 2022-9-1 13:25
RGB转YCbCr算法之Matlab&FPGA实现介绍 2人参与 attach_img dragongfly 2022-9-1 10:00 2 164 big_gun 2022-9-1 11:19
RTL设计原则及技巧 9人参与 attachment Zedd 2019-1-15 14:18 9 561 oldboy 2022-9-1 10:39
fpga怎么确定使用哪个pll? 2人参与 qian211111 2022-8-31 15:34 2 144 peerless2021 2022-8-31 17:10
altera MAXII系列CPLD 在QUARTUS II 里面是否允许调用 bidir pin定义管脚 2人参与 BGo 2022-8-31 15:01 2 105 mqerew 2022-8-31 16:00
通用异步串行接口UART详细介绍 2人参与 attachment dragongfly 2022-8-31 10:38 2 129 tick_tock 2022-8-31 15:51
用FPGA实现数字电视条件接收系统 2人参与 attachment Taio 2019-8-12 09:49 3 195 雷北城 2022-8-31 14:03
VHDL“算术左/右移”和“逻辑左/右移”的区别是什么? 3人参与 purpose_857 2022-8-31 11:08 3 160 duhe3hfu 2022-8-31 13:36
请问quartus和Altium Designer做CPLD有什么联系或区别啊? 2人参与 lili_qq 2022-8-30 16:45 2 90 on1e 2022-8-30 17:44
FPGA的电磁脉冲电场测量系统 2人参与 attachment Allevi 2019-10-10 09:44 2 220 雷北城 2022-8-30 15:59
FPGA 的车牌字符识别方法的研究 2人参与 attachment Zedd 2019-10-10 10:01 2 319 雷北城 2022-8-30 15:58
数字集成电路设计入门:从HDL到版图 3人参与 attach_img dragongfly 2022-8-30 09:48 3 125 瞪郜望源_21 2022-8-30 15:30
现在cpld,也有基于查表的了,如altera的maxii系列,看了它的结构说明怎么感觉就是... 3人参与 fanA 2022-8-30 13:26 3 110 opipo 2022-8-30 15:28
CPLD仿真器和FPGA仿真器能通用吗? 2人参与 unfaithful2021 2022-8-30 14:07 2 122 elephant_ 2022-8-30 15:18
Verilog HDL硬件描述语言 3人参与 attach_img STGing 2022-8-30 09:53 3 159 niubility 2022-8-30 14:42
PLD CPLD 以及FPGA可以多次重复擦写吗?如果能是用什么软件或则其他的什么方法实现... 3人参与 hfiwioq 2022-8-30 11:11 4 127 Nain 2022-8-30 13:31
下一页 »
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-22 19:56 , Processed in 0.171875 second(s), 55 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

返回顶部 返回版块