FPGA|CPLD论坛今日: 0|主题: 11266|排名: 35

推荐主题

1 ... 34 35 36 373839 40 41 42 ... 451 / 451 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


如何在FPGA的引脚接入高电平信号'1‘？ 2人参与	whatever_ 2022-10-27 14:00	2 192	li205212021 2022-10-27 14:57
Altera 公司对芯片热设计有哪些资料和工具？ 2人参与	dragongfly 2022-10-27 10:23	2 156	big_gun 2022-10-27 13:39
如何在设计前期分析芯片的功耗？ 2人参与	STGing 2022-10-27 10:45	2 198	tick_tock 2022-10-27 13:37
请问如何用Verilog HDL语言实现以下要求的RS485通信？ 3人参与	T_Ching 2022-10-27 10:50	3 214	Jame33 2022-10-27 13:23
FPGA jtag烧写概率失败原因是什么？ 2人参与	aid4her 2022-10-27 11:18	2 161	fuu65iwi 2022-10-27 13:20
FPGA通过串口得到数据得到数据后再进行加密无法得到加密结果的信号？ 2人参与	lili_qq 2022-10-26 16:26	2 172	Getaway 2022-10-26 18:40
FPGA内部信号赋为高阻态对板子输出结果有影响吗？ 3人参与	fanA 2022-10-26 11:30	3 164	lahhse 2022-10-26 15:31
如何在FPGA的引脚接入高电平信号'1‘？ 2人参与	dream123 2022-10-26 13:57	2 192	unfaithful2021 2022-10-26 15:03
模块的Synthesis Style为 FAST 是否一定比不设定（NONE）要节省 LC 资源？ 2人参与	STGing 2022-10-26 10:28	2 171	Dollche 2022-10-26 14:09
MAXPLUSII 或 QUARTUS编译，网表延时是否一样？ 2人参与	dragongfly 2022-10-26 09:40	2 191	Maskman 2022-10-26 14:05
CPLD未配置时的引脚状态是？ 3人参与	duhe3hfu 2022-10-26 11:18	3 216	aid4her 2022-10-26 13:25
SDRAM文件结构存储控制的FPGA实现 3人参与	Taio 2019-7-10 09:02	3 290	雷北城 2022-10-25 17:47
基于至简设计法实现的PWM调制verilog 2人参与	huanhuaneda 2018-8-2 09:03	2 415	雷北城 2022-10-25 17:46
如何开始做可编程逻辑设计的架构？ 3人参与	T_Ching 2022-10-25 13:55	3 183	choose521 2022-10-25 15:56
xilinx的FPGA中可以不用DCM产生时钟吗 2人参与	replace 2022-10-25 13:38	2 225	purpose_857 2022-10-25 15:10
ALTERA 是建议直接使用，编译 HDL 源代码，还是使用第三方？ 2人参与	STGing 2022-10-25 10:49	2 171	Maskman 2022-10-25 15:02
JTAG和EPC2，一个通道工作时, 另一个通道的存在，是否会影响到配置过程的正常进行呢？ 2人参与	dragongfly 2022-10-25 10:20	2 175	Dollche 2022-10-25 14:50
cpld或fpga的晶振一定要接入全局时钟引脚吗? 3人参与	whatever_ 2022-10-25 11:17	3 208	dream123 2022-10-25 13:29
fpga程序烧写未识别芯片能烧写进程序吗? 2人参与	Nain 2022-10-24 16:01	2 145	hfiwioq 2022-10-24 17:09
verilog实现I2C透传时，SDA引脚的输入、输出切换逻辑应该怎么处理？ 2人参与	lili_qq 2022-10-24 15:22	2 198	lahhse 2022-10-24 16:11
设计中 Vccio=3. 3V，如何计算 PDCOUT? 2人参与	dragongfly 2022-10-24 10:31	2 184	Dollche 2022-10-24 14:05
当Vccio=3.3V时，对输出脚, 它是否也兼容TTL和CMOS电平？ 2人参与	STGing 2022-10-24 11:00	2 179	big_gun 2022-10-24 14:00
当接收的数据没有标志位的时候，如何让计数器和数对齐？ 3人参与	fanA 2022-10-24 11:01	3 186	lahhse 2022-10-24 13:46
这条语句到底什么意思？怎么理解？ 2人参与	dream123 2022-10-24 11:13	2 168	someone 2022-10-24 13:20
FPGA ------- CIC IP核的CIC滤波器设计 2人参与	pulbieup 2019-7-3 16:16	2 525	雷北城 2022-10-23 17:57

返回

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-22 05:57 , Processed in 0.078125 second(s), 13 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

帐号		自动登录	找回密码
密码			注册

FPGA|CPLD论坛 今日: 0|主题: 11266|排名: 35

推荐主题

推荐内容 /1

FPGA|CPLD论坛今日: 0|主题: 11266|排名: 35