EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 0|主题: 34044|排名: 15

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

推荐主题

1 ... 88 89 90 919293 94 95 96 ... 1362 / 1362 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


allegro 盲孔资料怎么出？ 3人参与	DIY民工 2022-11-14 10:57	4 500	DIY民工 2022-11-16 09:02
17.4下的Analyze workflow manage发起分析总是报错 4人参与	KEN88 2022-11-11 23:00	7 709	啊啊啊诺诺诺 2022-11-15 23:46
超全汇总！常见的芯片封装大全！ 4人参与	infinigo 2022-11-3 16:51	4 776	ang01xin 2022-11-15 18:25
【求助】library builder不能点用allegro生成封装了 6人参与	rostinc 2022-10-26 16:25	6 798	alice3978zs 2022-11-15 17:31
Cadence Allegro 17.4怎么取消铺铜显示 1人参与	wnlrm 2022-11-15 13:18	1 497	521li 2022-11-15 15:22
关于板侧边漏铜的问题 3人参与 - [阅读权限 255]	天王盖地虎 2022-11-15 11:32	4 35	天王盖地虎 2022-11-15 14:18
allegro 走线在线段上出现小方块如何消除 12人参与 ...2	DIY民工 2022-11-11 14:06	20 2038	DIY民工 2022-11-15 11:35
求封装基板相关练习 2人参与	句点608 2022-11-9 16:21	2 494	句点608 2022-11-14 14:24
allegro有什么办法可以把倒的圆角变成直角吗？或者是否把倒好圆角的半径变大？ 5人参与	tangqianfeng 2022-11-11 08:46	13 1300	tangqianfeng 2022-11-14 13:42
allegro捕捉格点问题 4人参与	DIY民工 2022-11-11 10:15	5 1058	DIY民工 2022-11-14 10:53
allegro通过sigxplorer做DDR等长模型出错 5人参与	DIY民工 2022-11-10 10:42	5 557	dzkcool 2022-11-11 13:39
E-studio Pro 怎么使用? 11人参与	ZHENGYUE 2012-3-23 10:41	4 1629	lws26717 2022-11-11 11:26
大神们帮忙看看这个怎么解决，非常感谢！ 4人参与	jhdchuchu 2022-11-5 14:14	5 673	zc333 2022-11-10 17:06
Cadence Allegro里如何把已画的线改到其它的Class里？ 12人参与	BGo 2022-11-3 16:47	14 888	Tomtraly 2022-11-10 14:39
如何将自己画的边框导入到相同的板子里 3人参与	看到我叫我去学习 2022-11-10 10:26	3 325	看到我叫我去学习 2022-11-10 14:10
cadence 16.5的allegro 中的constraints sys为什么找不到? 3人参与	Lin_AK 2022-11-9 15:59	3 1301	155351394 2022-11-10 08:13
17.2版本via到shape的实际距离与规则设置的不一致 1人参与	天王盖地虎 2022-11-9 17:08	1 335	天王盖地虎 2022-11-9 17:23
导入网表的时候这些warning要紧吗 1人参与	wudipk2010 2022-11-9 16:41	1 396	tutututut 2022-11-9 17:10
求助allegro放置元件时出现的错误 6人参与	simon245 2012-10-11 09:15	6 6528	Jonathan123 2022-11-9 14:46
cadence15.5，使用allegro绘制PCB时，敷铜完成，并且赋予了gnd网络，但是焊盘和和s... 3人参与	Roof0102 2022-11-9 13:29	3 285	on1e 2022-11-9 14:36
cadence17.2 在PCB中高亮网络之后，规则管理器没有相应跳转高亮，求大神帮忙看看！... 3人参与	冰果儿 2022-11-7 15:23	4 556	冰果儿 2022-11-9 14:30
滤波电容放置 8人参与	我是DJ 2022-10-28 14:12	8 545	liuguiliang 2022-11-8 16:55
cadence 22.1 走线时PIN的高亮不明显 1人参与	zjyEDA 2022-11-8 15:55	3 579	zjyEDA 2022-11-8 16:16
请教一下，在铺动态铜皮的时候，可以单独更改和某个引脚的铺铜间距吗？ 9人参与	tangqianfeng 2022-11-3 20:08	7 372	小七夜 2022-11-8 16:07
DDR 的地址镜像是怎么回事 3人参与	鬼卿y 2022-11-8 10:56	6 485	鬼卿y 2022-11-8 15:23