防止数字逻辑电路产生电磁兼容问题的主要措施

防止数字逻辑电路产生电磁兼容问题的主要措施

数字电路的设计方法

对输入和按键采用电平检测（而非边沿检测）

使用前沿速率尽可能慢且平滑的数字信号（不超过失真极限）

在PCB板上，允许对信号边沿速度或带宽进行控制（例如，在驱动端使用软铁氧体磁珠或串联电阻）

降低负载电容，以使靠近输出端的集电极开路驱动器便于上拉，电阻值尽量大

处理器散热片与芯片之间通过导热材料隔离，并在处理器周围多点射频接地

电源的高质量射频旁路（解耦）在每个电源管脚都是重要的

高质量电源监视电路需对电源中断、跌落、浪涌和瞬态干扰有抵抗能力

绝对不能在“看门狗”或电源监视电路上使用可编程器件，电源监视电路及“看门狗”也需适当的电路和软件技术，以使它们可以适应大多数的干扰

逻辑信号沿的上升／下降时间比信号在PCB走线中传输一个来回的时间短时，应采用传输线技术。有些数字IC产生高电平辐射，常将其配套的小金属盒焊接到PCB地线而取得屏蔽效果。PCB上的屏蔽成本低，但在需要散热和通风良好的器件上并不适用

在逻辑电路中，数字信号的传输线的处理也相当重要。当电路在高速运行时，在源端和接收端间的阻抗匹配非常重要。因为错诶的匹配将会引起信号反馈和阻尼振荡。过量的射频能量将会辐射或影响到电路的其他部分，引起电磁兼容性问题，信号的端接（匹配）有助于减少这些非预计的结果。信号端接（匹配）不但能减少在源端和接收端之间的信号反馈和振铃，而且也能减缓信号边沿的快速上升和下降

时钟电路通常是最主要的发射源，其PCB轨线是最关键的一点，所以应做好元器件的布局，从而使时钟走线最短，同时保证时钟线在PCB的一面上但不通过过孔。当一个时钟必须经过一段长长的路径到达许多负载时，可在负载旁边安装一时钟缓冲器，这样，长轨线（导线）中的电流就小很多了。这里，相对的失真并非重要。长轨线中的时钟沿应尽量圆滑，甚至可用正弦波，然后由负载旁的时钟缓冲器加以整形即可