找回密码
 注册
关于网站域名变更的通知
查看: 1435|回复: 6
打印 上一主题 下一主题

关于时钟的一个问题,

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2008-8-30 16:05 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
最近准备新画一个PCB,先准备观察原理图,大概了解其中的功能,发现他画的原理图FPGA弄得很乱,上下左右不断的交叉,差分线定义的时候也是在交叉,这些好像都可以改过来,但是我和他说了,他说改了很麻烦,我就忍了,不过再向下看的时候发现了一个,问题就是每个BUS总线里面都没有时钟,所以我现在不大明白,给我印象是BUS应该有时钟,这样才在传输数据的时候,无论是发送和接送都会自己完成。可是如果时钟怎么办,把他看成同步系统,可是这个时序怎么办,还是像独立时钟那样满足自己数据传输保证时序就可以了,还是要保证芯片芯片所有的通信数据线都要保证时序,如果那样那就是郁闷疯掉,

该用户从未签到

2#
发表于 2008-8-30 22:15 | 只看该作者
如果是自同步的时序系统,时钟是嵌入到数据中的,不需要外接同步时钟,在接收侧利用CDR恢复出同步时钟。

该用户从未签到

3#
发表于 2008-8-31 11:07 | 只看该作者
原帖由 giga 于 2008-8-30 22:15 发表
0 T& |1 F6 G1 m- `  A. t& \如果是自同步的时序系统,时钟是嵌入到数据中的,不需要外接同步时钟,在接收侧利用CDR恢复出同步时钟。

) A& C. P0 _3 d3 x* J6 j/ G1 d& U% }* ?' A3 w4 J5 f" Q$ d: z0 v
clock and data recovery

该用户从未签到

4#
 楼主| 发表于 2008-8-31 11:15 | 只看该作者
哦,那就是说时钟和数据一起传输,那同为一组的信号线需要保持时序想到能吗,还是数据传输中只有其中的几条线嵌入得,我看了一阵子datasheet,好像是没有这个功能只是说数据传输

该用户从未签到

5#
 楼主| 发表于 2008-8-31 11:20 | 只看该作者
这个只是说了数据输出11bit,D0~D10
6 [/ m( Y7 U, g% I- a

该用户从未签到

6#
发表于 2008-8-31 21:29 | 只看该作者
看楼主最后一张截图,这个看起来跟CDR可相差太远了

该用户从未签到

7#
 楼主| 发表于 2008-9-1 10:44 | 只看该作者
!算了,反正我也把问题反馈上去了,他们爱怎么说就不是我的事情了,至于让我走等长,那不大可能,板子的空间也不够,只能是一组一组走的了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-10 01:02 , Processed in 0.125000 second(s), 28 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表