找回密码
 注册
关于网站域名变更的通知
楼主: sunpeng7801567
打印 上一主题 下一主题

排线30cm iic摄像头下参数下载失败

[复制链接]

该用户从未签到

16#
发表于 2014-7-15 12:47 | 只看该作者
sunpeng7801567 发表于 2014-7-15 09:04& ~- m$ k4 [7 ?4 C) N- o0 E9 s+ v  w
我在SDA线上的上拉电阻上并了一个1nf的电容,是可以识别到的,但是这样的话,上电瞬间电容相当于短路,造 ...
. R, n6 n! F' C) H, y+ L
在SCL和SDA上并联电容到GND,一般不大于100pF.
8 t0 C, W" V* ~4 a8 b标准是小于400pF,但是受到上拉,分布电容以及输入输出的电容,一般是小于100pF.: D* n6 n) d7 ^$ g& U/ i
原因就是降低信号的干扰。6 g& e& X! L* `- r0 k
另外SDA和SCL的串联电阻也是必须的,因为你的线长了,需要降低反射。1 ]. Q1 n, X! t4 n- q! `9 [
& p1 ~- H4 {& s
至于你在上拉电阻上并联1nF的电容是不可取的并且也没什么道理可言,不知道你为什么会这样做。

该用户从未签到

17#
发表于 2014-7-15 13:28 | 只看该作者
建议楼主把图纸传上来

该用户从未签到

18#
 楼主| 发表于 2014-7-15 14:38 | 只看该作者
fallen 发表于 2014-7-15 12:47$ h) [  b4 ^# o( w
在SCL和SDA上并联电容到GND,一般不大于100pF.
& n8 m' x5 b* i$ P标准是小于400pF,但是受到上拉,分布电容以及输入输出的 ...
$ r7 @. \5 {, B6 h
  你说的  ‘在SCL和SDA上并联电容到GND’ 是指分别在SCL端接个小于100PF的电容到地,和在SDA端接个小于100pf电容到地吗?还有端接电阻加到STM32端 还是摄像头那端?

该用户从未签到

19#
发表于 2014-7-15 15:23 | 只看该作者
电容电阻都在STM32端

该用户从未签到

20#
 楼主| 发表于 2014-7-15 16:12 | 只看该作者
fallen 发表于 2014-7-15 15:23
4 n" o0 f  C  I% Z/ ^+ `电容电阻都在STM32端

1 r7 k* P! C/ d% g8 @2 U% f非常感谢你的回答  还有一个问题:  你说的  ‘在SCL和SDA上并联电容到GND’ 是指分别在SCL端接个小于100PF的电容到地,和在SDA端接个小于100pf电容到地吗?

该用户从未签到

21#
发表于 2014-7-15 16:21 | 只看该作者
sunpeng7801567 发表于 2014-7-15 16:12
2 X% F: i3 T1 m9 l5 i+ J非常感谢你的回答  还有一个问题:  你说的  ‘在SCL和SDA上并联电容到GND’ 是指分别在SCL端接个小于100 ...
, w  D& d" I5 a1 M% D( e% i. b! z/ h
恩,分别并联。

该用户从未签到

22#
 楼主| 发表于 2014-7-15 16:23 | 只看该作者
fallen 发表于 2014-7-15 16:214 T7 X5 B  h) U. R3 h
恩,分别并联。
3 L  y/ x4 l/ j
哦,好的,我试试  谢谢

该用户从未签到

23#
 楼主| 发表于 2014-7-15 16:27 | 只看该作者
本帖最后由 sunpeng7801567 于 2014-7-15 16:29 编辑
0 W4 \5 l+ [! E+ d  N7 X3 w
fallen 发表于 2014-7-15 12:47
% ?3 A* o) r5 f0 F在SCL和SDA上并联电容到GND,一般不大于100pF.
- t& A* c" w" ]  M" j9 [, h标准是小于400pF,但是受到上拉,分布电容以及输入输出的 ...
+ a% W: X6 P$ s) o3 s% m
4 q( a8 V1 r/ }: h( o6 n
并个电容容性负载不就加大了吗 ?iic总线协议中说到 容性负载要<400PF才可以,我们并上一个100PF的电容,线路上的总电容会加大 不知道 这样理解对不对  线长除了 带来反射,对于IIC总线来说,还有什么影响呢?对容性负载会不会加大,也就是说如果排线短可以带多个负载,长的话,容性负载变大,甚至超过400pf ,iic总线通信会受到影响?不知道这样分析对不对

该用户从未签到

24#
发表于 2014-7-15 16:33 | 只看该作者
并联电容,容性负载加大,这是对的。所以我跟你说的是一般小于100pF.
7 I7 F+ q; \6 a. S线长带来反射和干扰。对于I2C来说,没有硬性,如果你没有反射和干扰并且驱动能力满足(收发端电平满足要求),线长是没有硬性要求的。
( G# P8 N( N% {( `
" _5 Q9 H6 E0 s0 _8 x电容大于400pF后,I2C的波形会变差。

该用户从未签到

25#
发表于 2014-7-15 16:41 | 只看该作者
你看图片,I2C的标准设计是这样的。
) R7 z1 E. C+ |1 U  ?% x/ MRD31,RD30以及CD68,CD69是用作抗干扰的,靠近slave端,  d: \% r% _- a* Z) h1 g
RD28,RD29靠近master端,电阻的大小跟驱动有关系,驱动越强,电阻越小,一般不小于1K。
' {3 \3 y' u( \# p5 U4 R/ L9 b: d. M1 W. k# b+ w4 x" I
PCB的走线,SCL和SDA按照差分走,组包。: X( H& O! H9 z( [
  u. w. O: ?0 a, B: ?3 B1 r
测量波形的时候,注意几点:) W5 O# l. l/ B9 {, i  Q+ Z$ V+ S
1 电平是否满足要求
5 ~. J4 x' [( F* O2 i- h) i8 [8 R2 start 和stop的时序要求! B7 l2 H! n' [- m, m9 H
3 SDA在SCL的高电平期间有效,不能翻转,在SCL的低电平可以允许有毛刺,并且检查高电平的保持时间。5 i; m5 M* X# X% N7 A6 r
4 I2C的速度=SCL的频率,要注意是否满足要求。

QQ图片20140715163942.jpg (55.52 KB, 下载次数: 3)

QQ图片20140715163942.jpg

该用户从未签到

26#
 楼主| 发表于 2014-7-15 17:16 | 只看该作者
fallen 发表于 2014-7-15 16:41
1 \" d' _' o$ l/ E2 W) W" U- `1 G你看图片,I2C的标准设计是这样的。( m3 `5 u# q9 f% r
RD31,RD30以及CD68,CD69是用作抗干扰的,靠近slave端,
5 m/ D1 _( y7 w) }4 MRD28,RD29 ...
0 y' x& m. T3 [! q! Y8 i) x  s( D
刚不是说 电阻电容接到STM32端吗 ?怎么现在又要放到slave端了? 信号是双向的,电阻电容放在信号的源端比较好,不知道对不对,还有PCB走线要走差分 那他也不是差分信号呀?前辈

QQ截图20140715171640.png (2.77 KB, 下载次数: 2)

QQ截图20140715171640.png

QQ截图20140715171615.png (38.88 KB, 下载次数: 2)

QQ截图20140715171615.png

该用户从未签到

27#
发表于 2014-7-15 17:20 | 只看该作者
1 差分信号走差分是对的,SCL和SDA不是差分信号,按照差分的来走,是为了方便你layout,并不做硬性的等长要求。
# W& F# `0 x; b1 h' C% r/ h2 靠近slave,是因为只有SDA是双向的,SCL是单向的,并且靠近slave可以防止干扰到slave,我之前说的在STM32端,是因为我理解成了你通过外设下载到STM32端。这一点我改正一下。4 j' f7 P& ~- Z9 h

该用户从未签到

28#
 楼主| 发表于 2014-7-15 18:41 | 只看该作者
fallen 发表于 2014-7-15 17:20
: R2 K2 V" p. U; E1 差分信号走差分是对的,SCL和SDA不是差分信号,按照差分的来走,是为了方便你layout,并不做硬性的等长要 ...

' \. S& }" c3 m% K- s/ ]很感谢您给的指导建议,但是我还有一个问题 SCL不是STM32发出的的吗?那电阻要源端匹配,不应该放在stm32这端吗?

该用户从未签到

29#
发表于 2014-7-15 20:42 | 只看该作者
sunpeng7801567 发表于 2014-7-15 18:41/ s* s! m2 ]' Q4 f5 r9 S% n
很感谢您给的指导建议,但是我还有一个问题 SCL不是STM32发出的的吗?那电阻要源端匹配,不应该放在stm32 ...
( Z% F% V  Z' Y
也可以按照这个理论。* F% d& v3 H  [8 D2 M
也可以为了降低干扰,放在slave端。

该用户从未签到

30#
 楼主| 发表于 2014-7-16 10:08 | 只看该作者
fallen 发表于 2014-7-15 20:42
$ H/ T- y. @5 Y: f: R2 @也可以按照这个理论。
, w* c: S2 K% O/ ], _  e也可以为了降低干扰,放在slave端。
* _2 \/ O7 v) i5 b6 i8 T; ]- T7 a
好的,谢谢 ,那我画 一个摄像头转接板双面板,但是阻抗不好控制,前辈有没有遇到过这种情况呢? 那我就在转接板上加电阻电容 试试  

1.png (37.35 KB, 下载次数: 2)

1.png
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-21 19:18 , Processed in 0.125000 second(s), 22 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表