找回密码
 注册
关于网站域名变更的通知
查看: 864|回复: 2
打印 上一主题 下一主题

如何设置等长误差

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2014-5-19 21:47 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
由于理论知识的欠缺,每次做总线等长,设置等长误差就很郁闷,不知道该根据什么来确定,每次做完心里都没底,希望大家能给个确定误差的理论依据,或者说说你们的经验

该用户从未签到

推荐
发表于 2014-5-21 19:26 | 只看该作者
L理论是
8 K7 k5 j' |* e1 X1、差分对内的等长,保证阻抗和减少skew。这个等长一般10mil左右。% ]. W! t7 u: \4 i- K
2、总线等长,是出于时序考虑,就是建立时间和保持时间。因为传输延时的存在,故需要保证接收端的时序一致。所以经常需要绕等长。具体等长误差,可以参考芯片或者总线规范要求,如果不清楚的话,位置足够的话,你就按照10mil设置。严格一般没问题。7 T) g$ T- ]$ S$ B4 Y
3、等长误差的设置,理论上可以用时序公式计算出来。这部分需要芯片和规范里提供或者硬件算好。
! V5 m# z+ ^: j4、所有线的等长都是出于时序考虑。关于时序你可以翻翻资料,就明白了。

该用户从未签到

3#
发表于 2014-5-21 19:28 | 只看该作者
补充一点,如果总线速度低的话,等长误差可以按照50 甚至100mil以上设。# D( D( i( v" ]7 q
如果是高速总线  ,那还需要更严格,5mil误差对10gbps就足够。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-29 17:43 , Processed in 0.140625 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表