找回密码
 注册
关于网站域名变更的通知
查看: 798|回复: 4
打印 上一主题 下一主题

DDR VREF

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2014-5-5 11:47 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
请问DDR的VREF电源信号走线有什么要求和他匹配的电阻该放在什么位置最好?

该用户从未签到

2#
 楼主| 发表于 2014-5-5 11:51 | 只看该作者
[/img] 如图,线宽只有8MIL,会出现什么情况啊?
  • TA的每日心情
    开心
    2021-8-19 15:42
  • 签到天数: 21 天

    [LV.4]偶尔看看III

    3#
    发表于 2014-5-5 12:01 | 只看该作者
    VREF线宽须得大于20MIL
  • TA的每日心情

    2019-11-19 16:23
  • 签到天数: 1 天

    [LV.1]初来乍到

    4#
    发表于 2014-5-6 12:40 | 只看该作者
    liushaowanwan 发表于 2014-5-5 11:517 D4 v9 `- f- ?, F8 M
    [/img] 如图,线宽只有8MIL,会出现什么情况啊?

    4 N1 d# L" Y; G3 Q( s& x' ]6 v就是一个参考电压  走8mil应该不会有什么问题

    该用户从未签到

    5#
    发表于 2014-5-13 22:16 | 只看该作者
    457958672 发表于 2014-5-6 12:40
    0 @+ J8 i8 ]' S( y就是一个参考电压  走8mil应该不会有什么问题
    - l' Y1 K, k3 S8 \  \" J
    VREF is not a high current supply, but it is important to keep it as quiet as possible with minimal inductance. The minimum nominal trace width for VREF is 20 mils. Necking down VREF to accommodate BGA escape and localized via congestion is acceptable, but care should be taken to keep VREF 20 mils wide as much as possible. VREF is a DC net and as such, trace delay is not critical, however, overall trace length should be kept to a minimum.
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-21 12:51 , Processed in 0.093750 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表