找回密码
 注册
关于网站域名变更的通知
查看: 1174|回复: 13
打印 上一主题 下一主题

史上PADS最头痛的问题。

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2014-4-16 20:23 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
库的问题,不知大家是否为库的问题而头痛。经常ECOTOPCB发现PCB封装不是少胳膊就是少腿,别人发的原理图给你,一ECOTOPCB就一大堆问题。PCB封装不对等,唉头痛。

该用户从未签到

2#
发表于 2014-4-16 20:29 | 只看该作者
你这个问题我没遇到过,我最头痛的问题是原理图删除带地网络的器件时,eco过去时pcb会丢很多地孔,为了这个,还得采取很麻烦的方法才能不丢地孔

该用户从未签到

3#
发表于 2014-4-16 21:30 | 只看该作者
可能是没有SCH和PCB封装库,可将文件中的器件先都保存到库中。再试。

该用户从未签到

4#
 楼主| 发表于 2014-4-16 22:38 | 只看该作者
蝶泪之舞 发表于 2014-4-16 20:29
+ I; h, K9 H9 i. ]6 O你这个问题我没遇到过,我最头痛的问题是原理图删除带地网络的器件时,eco过去时pcb会丢很多地孔,为了这个 ...
6 ^6 o) \( d$ T/ w2 b
你把PCB中的地孔,粘上胶,就不会丢地孔了,绝对行。

该用户从未签到

5#
 楼主| 发表于 2014-4-16 22:42 | 只看该作者
denniszeng 发表于 2014-4-16 21:30
1 E& L$ N: l1 I) Q; X2 [: t0 b0 C可能是没有SCH和PCB封装库,可将文件中的器件先都保存到库中。再试。
0 |+ w' Z( |/ I. p6 c* u8 ]2 W
我都试过,在原理图与PCB中把所有元件都保存在一个库中,结果是也有一些元件会丢失封装,或ECO过去之后,很多封装错了。

该用户从未签到

6#
发表于 2014-4-17 08:15 | 只看该作者
我觉得最痛苦的莫过于pcb eco以后地孔和地铜皮不连接,只有将地孔删除重新加上才能和地铜皮连接上,这是不是PADS9.5的bug啊?之前的版本从来没这个问题啊

该用户从未签到

7#
发表于 2014-4-17 08:38 来自手机 | 只看该作者
我怎么没发现,ECO 过去后都在。
  • TA的每日心情

    2019-11-19 16:23
  • 签到天数: 1 天

    [LV.1]初来乍到

    8#
    发表于 2014-4-17 08:58 | 只看该作者
    f3615669 发表于 2014-4-17 08:15
    , P7 Y+ J9 U! ~6 N我觉得最痛苦的莫过于pcb eco以后地孔和地铜皮不连接,只有将地孔删除重新加上才能和地铜皮连接上,这是不 ...
    & T/ v0 ~( L7 J( Z5 ^3 @5 a$ ?
    没遇到过这种问题
  • TA的每日心情

    2019-11-19 16:23
  • 签到天数: 1 天

    [LV.1]初来乍到

    9#
    发表于 2014-4-17 08:58 | 只看该作者
    应该是你原理图做得不规范吧

    该用户从未签到

    10#
    发表于 2014-4-17 09:24 | 只看该作者
    没遇到过这种问题。
    * d8 C& Z1 g* y+ F4 d& M, X; Z4 h) N9 [
    只要库做得好,没有问题难得倒

    该用户从未签到

    11#
    发表于 2014-4-17 10:03 | 只看该作者
    我的库文件用的是之前的,原理图是orcad过来的,地网络也没变,老奇怪了

    该用户从未签到

    12#
    发表于 2014-4-17 10:23 | 只看该作者
    15818550922 发表于 2014-4-16 22:42
    # P# h7 E# T# S. I我都试过,在原理图与PCB中把所有元件都保存在一个库中,结果是也有一些元件会丢失封装,或ECO过去之后, ...
    3 {* P0 S! w8 g0 k. {
    看一下原理图库和PCB库是不是一一对应,保存的是路径一样。如果这样还是有问题,没碰见过

    该用户从未签到

    13#
    发表于 2014-4-17 11:34 | 只看该作者
    蝶泪之舞 发表于 2014-4-16 20:29) {& G9 F& N' v6 B% Q  I
    你这个问题我没遇到过,我最头痛的问题是原理图删除带地网络的器件时,eco过去时pcb会丢很多地孔,为了这个 ...
    : I6 D. Q8 {( X, s6 `) K2 ]
    把VIA变成stitching via 在OPTIONS 中DESIGN 设置勾上KEEP stitching vias,如图片,ECO就不掉孔了

    1.JPG (96.8 KB, 下载次数: 2)

    1.JPG

    该用户从未签到

    14#
    发表于 2014-4-17 11:58 | 只看该作者
    自力更生,一般无忧~~
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-21 15:39 , Processed in 0.140625 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表