找回密码
 注册
关于网站域名变更的通知
查看: 1673|回复: 2
打印 上一主题 下一主题

[Cadence Sigrity] Allegro 中怎么利用Analyze->Probe 出 inductance, capacitance report

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2014-3-14 15:46 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
如题, allegro 中怎么利用Analyze->Probe 出 inductance, capacitance report?  l$ L9 z" J% _% G. s
为什么有些net 出不出来呢?4 I+ c& w; {! q1 o9 i3 N6 T
是不是要为每个Pin 定义好drive 和 receive 的类型?
& j% `& b+ i9 z0 u- O3 R5 s求教高手,不知道有没有这方面的资料。

2014-03-14 15 41 15.png (18.11 KB, 下载次数: 5)

图一

图一

2014-03-14 15 43 30.png (36.26 KB, 下载次数: 5)

2014-03-14 15 43 30.png

2014-03-14 15 45 30.png (14.38 KB, 下载次数: 4)

错误报告

错误报告

该用户从未签到

2#
发表于 2014-3-26 17:38 | 只看该作者
你需要将你的NET的pin type设置正确。假如:你的pin1是输出就设置为:out ,pin2为输入就设置为:IN。$ y" Q1 h1 G" H( y  V. L7 o
other设置为:unspce。
4 K. u' P$ j" T9 I9 X1 s8 F# W( j! c. r还有就是你的buff模型要赋正确。
( y: W2 _! I1 @  H  Z3 `你可以在logic--pin type里面去查看你的pin type和赋pin type

该用户从未签到

3#
 楼主| 发表于 2014-6-17 16:55 | 只看该作者
xiao_layout 发表于 2014-3-26 17:38. Q! x7 r$ a2 L$ I4 }8 @, v0 J) Q
你需要将你的NET的pin type设置正确。假如:你的pin1是输出就设置为:out ,pin2为输入就设置为:IN。
- q" H5 X0 F' f( Doth ...

: e% b  D- i0 x/ |多谢回复,已解决!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-9-5 10:24 , Processed in 0.140625 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表