FPGA JTAG调试正常，烧写后功能失败

飞雪逐青

现象：
& W$ L2 y% i1 ~4 `. L6 t8 P4 o! n. N& |1.在JTAG调试模式，FPGA配置正常，通过SignalTap查看逻辑功能正常（输出端口）。
2.配置芯片（EPCS4）可成功烧写，配置模式AS模式。
$ |; y9 I  w- A4 x9 o  ?' R3.烧写后重启单板，FPGA功能无输出。
6 i9 |9 {4 J8 l9 n5 s
! ~' L2 z. P5 X& d) B解决：
7 [8 S" z6 e% |- P8 y3 q1.FPGA引脚补焊后，烧写后FPGA功能正常。

! O2 R6 J: _) N, I" g9 M0 B不知道那些引脚会导致上述所描述的现象？？？
; q9 }& B3 C; s4 \$ c% D

guowei680

msel0-1-2，dclk,asdo等都有可能

飞雪逐青

guowei680 发表于 2013-9-15 06:41
7 C5 M' u, f4 r: d3 o2 gmsel0-1-2，dclk,asdo等都有可能

" k+ O3 D# |. r/ Y$ J0 ?& a这些引脚应该会 影响烧写吧！

zgq800712

你的AS口，其实可以拿掉的。可以用JTAG转烧的，文件类型转下jic那个的，JTAG间接配置

飞雪逐青

zgq800712 发表于 2013-9-16 08:19
6 k1 J% |$ @9 o' ]你的AS口，其实可以拿掉的。可以用JTAG转烧的，文件类型转下jic那个的，JTAG间接配置

- p4 y% I& t: G- }% Q配置文件用的就是.jic文件。