FPGA JTAG调试正常，烧写后功能失败

飞雪逐青

现象：
1.在JTAG调试模式，FPGA配置正常，通过SignalTap查看逻辑功能正常（输出端口）。
  |- }" z& a$ ]% R8 [2.配置芯片（EPCS4）可成功烧写，配置模式AS模式。
3.烧写后重启单板，FPGA功能无输出。
2 d# F1 ^  Q+ `6 J
# U* Q% s. l" d& r: w, ^7 v解决：
1.FPGA引脚补焊后，烧写后FPGA功能正常。

+ a" S' j' r$ H不知道那些引脚会导致上述所描述的现象？？？
& r0 j8 v. d* L' U' s4 v( _

guowei680

msel0-1-2，dclk,asdo等都有可能

飞雪逐青

guowei680 发表于 2013-9-15 06:41
% n+ L7 z8 Y' ^: I8 n, Omsel0-1-2，dclk,asdo等都有可能

这些引脚应该会 影响烧写吧！

zgq800712

你的AS口，其实可以拿掉的。可以用JTAG转烧的，文件类型转下jic那个的，JTAG间接配置

飞雪逐青

zgq800712 发表于 2013-9-16 08:19
你的AS口，其实可以拿掉的。可以用JTAG转烧的，文件类型转下jic那个的，JTAG间接配置

配置文件用的就是.jic文件。