FPGA JTAG调试正常，烧写后功能失败

飞雪逐青

现象：
1.在JTAG调试模式，FPGA配置正常，通过SignalTap查看逻辑功能正常（输出端口）。
2.配置芯片（EPCS4）可成功烧写，配置模式AS模式。
3.烧写后重启单板，FPGA功能无输出。

9 x# j3 d* B2 k9 s' _" V! D. u解决：
! D; O- s# k8 A1 V1 T+ c. r- v1.FPGA引脚补焊后，烧写后FPGA功能正常。
  c1 |9 P! ?) C( j7 l( x6 K4 B/ Y
, g8 P8 q3 A9 ?9 f5 X6 i0 }, a不知道那些引脚会导致上述所描述的现象？？？
4 y; L1 ]" \# U

guowei680

msel0-1-2，dclk,asdo等都有可能

飞雪逐青

guowei680 发表于 2013-9-15 06:41
msel0-1-2，dclk,asdo等都有可能

这些引脚应该会 影响烧写吧！

zgq800712

你的AS口，其实可以拿掉的。可以用JTAG转烧的，文件类型转下jic那个的，JTAG间接配置

飞雪逐青

zgq800712 发表于 2013-9-16 08:19
8 D5 W: Y) V- e$ V( s" ]: S) I你的AS口，其实可以拿掉的。可以用JTAG转烧的，文件类型转下jic那个的，JTAG间接配置

配置文件用的就是.jic文件。