大家看看这板子怎么样？

zzlhappy

为什以要这样叠层呢？怎么喜欢把铜铺到板框外面呢？还感觉电源部的布局不理想，有考虑过制程工艺那一块？

yuanzekun168

zzlhappy 发表于 2013-9-4 11:38
- `+ ?6 y5 {6 d* y! @为什以要这样叠层呢？怎么喜欢把铜铺到板框外面呢？还感觉电源部的布局不理想，有考虑过制程工艺那一块？

6 w2 \+ ~! w# c5 W1 f+ z请指点

西柯一梦

" n; |! S/ A+ Q; Q3 Z1 F% ]
5 |8 s- {; O' S5 t$ y, m7 T$ V感觉比较一般3V3有瓶颈

myl593799546

yuanzekun168 发表于 2013-9-4 11:04
，什么意思

. X4 J6 c: }: g+ k, H# L0 Q) b不赖不赖{:soso_e144:}

yuanzekun168

myl593799546 发表于 2013-9-4 16:22
& z3 V, q& T% X5 K. N- M) i不赖不赖

5 Q2 C0 C' u9 D/ a7 V" E* T{:soso_e113:} {:soso_e113:}

xiaoyangren

嗜血大能猫 发表于 2013-9-2 19:07
# M' r# j, d. _$ N' n随便看了下，有个大问题，楼主怎么把DDR的DQS当单端走了呢？那个可是差分时钟啊

弱弱的问一下，我走的ARM9配DDR2的，DQS线我走的单端的呢，工程师跑400M，没有出现乱码什么的。会不会曾在什么隐患？
+ J8 f( ?5 L+ n' v9 S  A8 Z# V之前lay的两块都没有出现什么问题，现在在整第三块了，刚给改正了过来。
$ V! }9 n) f' z; X1 K7 ]悲催啊，都没注意这些。