7.9EE 无属性铺铜问题

romio2009

各位大神,

如下图,有个元件从原理图导过来时没有网络属性. 本身也是一个孤立的零件,不与其它元件相连.
% `+ i; |5 B; x
' p. h4 W. Y2 F8 s用place plane shape铺铜jf ,铜皮会避开这个元件. 也会避开过孔.图中过孔位置,是我我在CES里设计了 via to plane 间距是0的效果.
7 o5 e8 ]& O. v# I' p9 \
& p" L2 b. y8 g% B& B$ M0 W7 w如何才能让铜皮达到buried的效果呢?

* A( {$ P% j6 P, ~$ L谢谢了.
$ W  _# B) R% l9 a  Y6 I- B1 u

simhfc

既然是孤立器件，为什么又要与铺铜相连接呢？

romio2009

simhfc 发表于 2013-8-23 21:50
既然是孤立器件，为什么又要与铺铜相连接呢？

! X+ Q" h6 Y1 ~& F8 W后面要做分层资料的提供给客户,那里铜皮避开后,单独的线路层就会有个洞...

yth0

用Conductive Shape不行吗？