找回密码
 注册
关于网站域名变更的通知
楼主: Timjiang
打印 上一主题 下一主题

RK2918__DDR3__LAYOUT重点事项

  [复制链接]

该用户从未签到

18#
发表于 2015-5-6 21:22 | 只看该作者
谢谢楼主无私。。。

该用户从未签到

20#
发表于 2015-6-12 16:36 | 只看该作者
针对性有点片面,不过希望能做个参考,还是感谢楼主分享

该用户从未签到

22#
发表于 2015-6-12 23:04 | 只看该作者
莫怕滚打,吸收百家精华

该用户从未签到

23#
发表于 2015-6-15 15:00 | 只看该作者
学习学习O(∩_∩)O~

该用户从未签到

25#
发表于 2015-6-17 16:47 | 只看该作者
学习学习!谢谢分享啦!

该用户从未签到

30#
发表于 2015-7-13 09:39 | 只看该作者
"B) 据实测分析,CLK 需要做200ps 左右的附加延时才能与* v: U% J& a2 [4 b
Address/Command、Control 时序对齐。所以,要求PCBLayout 时0 j' D* a" K2 h2 F' D% [, P7 H
CLK 差分对应比Address/Command 、Control 长
# g9 l, [+ c1 [- J1 ?3 U5 w! Y1000mils~1200mils。"            CLK 线需要长这么多吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-8 13:14 , Processed in 0.078125 second(s), 19 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表