小生的DDR3作品，请大神小神拍砖

QINWAN · 发表于 2013-8-8 09:16

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

小生的DDR3作品，请大神小神拍砖！pads2005

Yu_Shuang · 发表于 2013-9-26 11:27

同学，权限太高，下载不了。

xiaoyangren · 发表于 2013-10-8 11:19

欣赏欣赏，学习学习。

mingtiandejiyi · 发表于 2013-10-8 11:16

走的很漂亮，学习下

神话20121111 · 发表于 2013-8-8 09:28

兄弟设置这么高的权限，差点都下载不了了呀！这应该是全志A31的PCB吧！DDR3是FBGA96,

liushaowanwan · 发表于 2013-8-8 09:31

我看应该也A31的方案

jennyzhu · 发表于 2013-8-8 09:40

厉害。

dingoboy · 发表于 2013-8-8 09:45

数据组同组同层且过孔保持一致。

神话20121111 · 发表于 2013-8-8 09:51

3W是过了

QINWAN · 发表于 2013-8-8 10:00

间距8MIL，要不串扰大，但是这个板频率跑不了很高，希望各位指出哪里不足！

dingoboy · 发表于 2013-8-8 10:01

数据组同组同层且过孔保持一致。自己检查一下。

神话20121111 · 发表于 2013-8-8 10:03

QINWAN 发表于 2013-8-8 10:00 ( d2 i5 o; o4 T6 ^
间距8MIL，要不串扰大，但是这个板频率跑不了很高，希望各位指出哪里不足！

可以把完整的PCB文件上传上来吗？大伙肯定很期待的

QINWAN · 发表于 2013-8-8 10:09

dingoboy 发表于 2013-8-8 10:01 3 F, K! T# v9 G5 m/ E+ |6 U) D
数据组同组同层且过孔保持一致。自己检查一下。

这位兄台，愚弟我有点不解，请详细指出，谢谢！

QINWAN · 发表于 2013-8-8 10:10

神话20121111 发表于 2013-8-8 10:03 # \4 v2 u$ o0 W
可以把完整的PCB文件上传上来吗？大伙肯定很期待的

根据国家法律第X章第X条保密条例，抱歉{:soso_e113:}

QINWAN · 发表于 2013-8-8 10:12

QINWAN 发表于 2013-8-8 10:09 6 M$ O% ]8 ?6 c
这位兄台，愚弟我有点不解，请详细指出，谢谢！

噢，是高8位和DQS1这对差分应该同一层对吧，以此类推！{:soso_e101:}

dingoboy · 发表于 2013-8-8 10:15

个人看法啊，供参考：
1、数据组每组11根线：8根数据线、一对DQS差分、一根DM。每组的11根线应同层，且过孔数量一致。这个没做到。问题很严重。
2、时钟、地址和控制命令线是T型拓扑，建议看一下主芯片手册的要求，两片DDR的话T型应该问题不大，但是如果手册上要求fly-by，还是走fly-by的好。
3、地址和控制命令线没有端接，还是图不完整我没看到？
4、有没有计算过阻抗？

QINWAN · 发表于 2013-8-8 10:24

dingoboy 发表于 2013-8-8 10:15
! \5 ?# A, y5 M9 J, a# z5 H# @个人看法啊，供参考：0 R% K0 S- ^$ L3 O# L# ~
1、数据组每组11根线：8根数据线、一对DQS差分、一根DM。每组的11根线应同层，且过孔 ...

谢谢，真的很感谢！{:soso_e181:}
1.同组同层明白了，再弱弱问下，，会出现什么严重情况
2.规格书是要求的T拓扑，这个芯片个人觉得也比较适合T，走FLY-BY比较困难！阻抗可以达到的！

dingoboy · 发表于 2013-8-8 10:32

DDR的数据线是要求同组内3W，组和组之间5W的，组和组之间会有静态串扰，这个可以多找找DDR的布线资料，都有讲数据线分组的处理。
速率上不去，无非是布线拓扑、阻抗控制、等长、3W、端接、电源的处理、参考平面的处理这些方面，逐一排除呗。

帐号		自动登录	找回密码
密码			注册

小生的DDR3作品，请大神小神拍砖

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1