找回密码
 注册
查看: 7288|回复: 15
打印 上一主题 下一主题

allegro等长设置问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2013-8-1 09:54 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
1金币
等长设置好后,显示的长度与实际长度不一致,请问这是什么原因呢???{:soso_e183:} ) X. r! V3 ?& w# C

最佳答案

查看完整内容

去掉下图中的Z Axis Delay即可不包括过孔长度
  • TA的每日心情
    开心
    2024-2-21 15:59
  • 签到天数: 313 天

    [LV.8]以坛为家I

    2#
    发表于 2013-8-1 09:54 | 只看该作者
    去掉下图中的Z Axis Delay即可不包括过孔长度
    + y( T& Q. A. ^( [& [

    点评

    支持!: 5.0
    支持!: 5
    谢谢指教。最好说明版本。  发表于 2013-8-6 20:07

    该用户从未签到

    3#
    发表于 2013-8-1 21:27 | 只看该作者
    什么是显示长度,什么是实际长度啊

    该用户从未签到

    4#
     楼主| 发表于 2013-8-2 09:19 | 只看该作者
    李明宗伟 发表于 2013-8-1 21:27 & e! [; r, i& @1 A% w& n
    什么是显示长度,什么是实际长度啊

    * ], H  |% R) r# N+ mshow net 的时候显示如下,为什么会出现BOTTOM/BOTTOM,Zall=32 MIL,不知道哪边设置错了
    ; I" g$ `& _& O6 \5 t) \
    ( u) U5 S. O( E3 V. r
    1 J' F8 I0 r; p1 y9 P  Net Name:            XM1_DATA15" v% N6 s8 o5 y/ ]. L# l
      Member of Bus:       XM1-D16 s6 m; ~4 D" u$ P( }  f" g

    ( y1 t1 }( Z! G" b2 D' J( U3 f# o  Pin count:              2+ u7 }" T" ~4 `: c* f
      Via count:              4% Z/ ^0 t- t, P& I) Q$ L5 j1 c
      Total etch length:      903.28 MIL  ! T# T0 r  e2 V- }8 c3 m5 ?" i$ M
      Total manhattan length: 430.73 MIL: F" Z, K7 k! O. h" h
      Percent manhattan:      209.71%
    0 A; `! v# e7 q9 g! i  }: m
    # J( |5 K; V( G& G# N  Pin                     Type      SigNoise Model        Location8 v# ?6 G6 x& |5 \/ G; N. S
      ---                     ----      --------------        --------
    , y! f# w/ h" t, k. R( V  U4.B9                   UNSPEC                          (-1516.62 685.41)8 n, F* \0 ^9 V1 T  b/ j. R- n' a
      U1.C17                  UNSPEC                          (-1184.58 784.10)
    7 \6 M/ }7 B- `% e3 E2 M
    $ v4 o! }9 r; \  No connections remaining
    ' w$ u: e& T  H& t5 x" W: m# |" F
    ! H8 H5 C; h" ^1 w  Properties attached to net) m  I' K  x/ E% B9 d) P
        BUS_NAME          = XM1-D1- @2 e- r: X" B7 Y7 {0 Y
        ELECTRICAL_CONSTRAINT_SET  = XM1_DATA8
    5 b3 w* |% V; a9 [' v$ R% N6 R8 F# b: P: q4 f
      Electrical Constraints assigned to net XM1_DATA15$ p0 M2 A/ i* h! e9 t5 W
        relative prop delay: global group XM1-D1 from U1.C17 to U4.B9  delta=0.00 MIL  tol=20.00 MIL1 a; O% L5 g4 L* U2 r9 b) `
    9 Z' w/ o4 _# X* |& [
      Constraint information:
    . p/ j5 w3 y* X. q    (RDly) U1.C17 to U4.B9  min= 919.3 MIL  max= 959.3 MIL  actual= 935.28 MIL                   target=  (XM1_DATA12) U1.C18 to U4.D1
    2 r0 S- u3 \: L            (-1184.58,784.10) pin U1.C17,UNSPEC,BOTTOM/BOTTOM6 Z, K  A( z8 r1 ~+ N# z
                (-1184.56,784.10) via GND07/BOTTOM
      x! e7 [1 A& w( z      18.13 MIL cline GND07& ~  v7 p: O& U; N: v: A- D
                (-1197.38,771.31) via GND02/GND07
    : ~* y! h& n' t9 |* w/ H      639.6 MIL cline ART06
    $ P3 }. b" o& d+ e8 s) a            (-1368.74,567.43) via GND02/GND07
    ) z5 ?% U- Y! t. h" M' G) x      30.94 MIL cline GND07
    1 U# p  R; _% U2 e* b& j            (-1393.13,581.82) via GND07/BOTTOM, A0 P) r" k" Q1 F
          214.59 MIL cline BOTTOM
    3 }3 K# v2 q+ `8 y, g% C4 ~            (-1516.62,685.41) pin U4.B9,UNSPEC,BOTTOM/BOTTOM,Zall=32 MIL
    ( e# h# ?+ A6 x& L9 L" _  Member of Groups:8 v& a1 f7 t* P
        BUS             : XM1-D18 E4 f, ~# B  [" o+ H+ |- V

    该用户从未签到

    5#
    发表于 2013-8-2 09:28 | 只看该作者
    加我QQ739537967,给你看看

    该用户从未签到

    6#
    发表于 2013-8-2 21:58 | 只看该作者
    Total etch length和Constraint information中的不是同一概念;Total etch length只是走线长度,而Constraint information中的线长还会包括过孔等信息,是综合考虑的延迟。

    该用户从未签到

    7#
     楼主| 发表于 2013-8-5 09:37 | 只看该作者
    李明宗伟 发表于 2013-8-2 21:58   k2 k7 q$ A' W# J
    Total etch length和Constraint information中的不是同一概念;Total etch length只是走线长度,而Constrai ...

    - m% T; o& c; n0 t/ E% M+ V7 t  r8 A那怎样才能在Relative Propagation Delay的Length栏显示的是Total etch length,而不是Constraint information的长度呢?

    该用户从未签到

    8#
    发表于 2013-8-5 17:18 | 只看该作者
    Relative Propagation Delay,如你所见,约束的是延迟,就是我之前所讲的包括过孔在内的所有因素导致的延迟;而如果你只是想约束走线长度的话,可以设置Total Etch Length,不过它不是相对约束。

    该用户从未签到

    9#
     楼主| 发表于 2013-8-6 09:45 | 只看该作者
    李明宗伟 发表于 2013-8-5 17:18 8 |8 G+ R; N/ E# {( R
    Relative Propagation Delay,如你所见,约束的是延迟,就是我之前所讲的包括过孔在内的所有因素导致的延迟 ...

    6 a) Z6 K& U4 |+ D1 ~5 W请问具体要怎么做?在哪边修改?

    该用户从未签到

    10#
    发表于 2013-8-6 09:55 | 只看该作者
    过孔的长度也算到里面去了,如果通孔板,你看下相差是不是就是板的厚度

    该用户从未签到

    11#
     楼主| 发表于 2013-8-6 10:27 | 只看该作者
    jiaoweiyong 发表于 2013-8-6 09:55 0 Z- z& ]. F3 i4 D* o
    过孔的长度也算到里面去了,如果通孔板,你看下相差是不是就是板的厚度

    7 Y( B: {+ v' e& M我要怎样设定,才能不把过孔算在里面呢?{:soso_e183:}

    该用户从未签到

    12#
    发表于 2013-8-6 11:48 | 只看该作者
    tanghui1987510 发表于 2013-8-6 10:27
    & j7 M# S& ?# l# h* |) E5 C4 N我要怎样设定,才能不把过孔算在里面呢?
    4 y# A$ }5 \  E! q$ p# l, ]* j
    直接查询不就可以了吗?显示的是走线的长度。

    该用户从未签到

    13#
    发表于 2013-8-6 11:50 | 只看该作者
    忘记了

    该用户从未签到

    14#
     楼主| 发表于 2013-8-6 12:45 | 只看该作者
    dzkcool 发表于 2013-8-6 12:21 # w5 y' a1 g' m* e, z2 u% M' \
    去掉下图中的Z Axis Delay即可不包括过孔长度

    , T% u# A' B* K3 m% b. y# [( a{:soso_e183:} 正解,感谢!!!
  • TA的每日心情
    开心
    2024-7-11 15:39
  • 签到天数: 1 天

    [LV.1]初来乍到

    15#
    发表于 2019-8-8 09:37 | 只看该作者
    设定可以把表层的走线x0.9再记入长度吗
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-5-28 21:10 , Processed in 0.109375 second(s), 28 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表