allegro等长设置问题

tanghui1987510

等长设置好后，显示的长度与实际长度不一致，请问这是什么原因呢？？？{:soso_e183:}
( R6 h  O, Z( }6 A

dzkcool

去掉下图中的Z Axis Delay即可不包括过孔长度
6 I1 o1 e6 p4 L" G: t

李明宗伟

什么是显示长度，什么是实际长度啊

tanghui1987510

李明宗伟 发表于 2013-8-1 21:27
0 \+ G# b9 I! H0 v/ c6 l什么是显示长度，什么是实际长度啊

; x8 ~7 Y1 F4 Z- B9 F2 {! bshow net 的时候显示如下，为什么会出现BOTTOM/BOTTOM,Zall=32 MIL，不知道哪边设置错了
" f. n+ U1 Z6 C$ B

  Net Name:            XM1_DATA15
; O/ }5 n- Q: u  Member of Bus:       XM1-D1
' W. }. Q3 i; q2 }& d
  Pin count:              2
  Via count:              4
- U& s- W6 c8 H( ^4 `" A' `. h* f  Total etch length:      903.28 MIL  
  Total manhattan length: 430.73 MIL
* U. q8 N- X. ~7 D! ?+ l  Percent manhattan:      209.71%

! _0 U# G/ I: {" q  Pin                     Type      SigNoise Model        Location
  ---                     ----      --------------        --------
  U4.B9                   UNSPEC                          (-1516.62 685.41)
# j( @. K1 q/ g9 F" z* I  U1.C17                  UNSPEC                          (-1184.58 784.10)
: K, C+ K0 ?0 y2 x/ l6 |
& ^4 u: d# g' H$ ]- \% U  No connections remaining
) _3 K- s) H& I8 n& `
  x/ G0 e4 N7 Q  Properties attached to net
9 t# w: e  L, I, n    BUS_NAME          = XM1-D1
. ]. Q+ c/ z- \    ELECTRICAL_CONSTRAINT_SET  = XM1_DATA8

# S. H% _9 T# D8 I3 s  |/ t& N  Electrical Constraints assigned to net XM1_DATA15
. C- {3 k. B; R) H. v    relative prop delay: global group XM1-D1 from U1.C17 to U4.B9  delta=0.00 MIL  tol=20.00 MIL

  Constraint information:
; T/ R5 z/ Y) ]' B2 a% q    (RDly) U1.C17 to U4.B9  min= 919.3 MIL  max= 959.3 MIL  actual= 935.28 MIL                   target=  (XM1_DATA12) U1.C18 to U4.D1
            (-1184.58,784.10) pin U1.C17,UNSPEC,BOTTOM/BOTTOM
7 H  T& i, D" h% I' ]4 `% i            (-1184.56,784.10) via GND07/BOTTOM
. Y8 j' [) R; k" d3 C$ w      18.13 MIL cline GND07
            (-1197.38,771.31) via GND02/GND07
$ {3 A7 W, [* U      639.6 MIL cline ART06
            (-1368.74,567.43) via GND02/GND07
      30.94 MIL cline GND07
8 p1 a: H8 t1 Y            (-1393.13,581.82) via GND07/BOTTOM
      214.59 MIL cline BOTTOM
$ o6 k! |% e2 u: l% q            (-1516.62,685.41) pin U4.B9,UNSPEC,BOTTOM/BOTTOM,Zall=32 MIL
  Member of Groups:
/ d/ w( ?8 j7 c    BUS             : XM1-D1
9 m5 F! u9 q' `  B

在水一方@羽球

加我QQ739537967，给你看看

李明宗伟

Total etch length和Constraint information中的不是同一概念；Total etch length只是走线长度，而Constraint information中的线长还会包括过孔等信息，是综合考虑的延迟。

tanghui1987510

李明宗伟 发表于 2013-8-2 21:58
! L4 B, Q4 B4 TTotal etch length和Constraint information中的不是同一概念；Total etch length只是走线长度，而Constrai ...

那怎样才能在Relative Propagation Delay的Length栏显示的是Total etch length，而不是Constraint information的长度呢？

李明宗伟

Relative Propagation Delay，如你所见，约束的是延迟，就是我之前所讲的包括过孔在内的所有因素导致的延迟；而如果你只是想约束走线长度的话，可以设置Total Etch Length，不过它不是相对约束。

tanghui1987510

李明宗伟 发表于 2013-8-5 17:18
) g' T% v% s2 `9 B2 ]! d. A$ sRelative Propagation Delay，如你所见，约束的是延迟，就是我之前所讲的包括过孔在内的所有因素导致的延迟 ...

请问具体要怎么做？在哪边修改？

jiaoweiyong

过孔的长度也算到里面去了，如果通孔板，你看下相差是不是就是板的厚度

tanghui1987510

jiaoweiyong 发表于 2013-8-6 09:55
' f6 e! c  r& R/ M# ~- o2 @过孔的长度也算到里面去了，如果通孔板，你看下相差是不是就是板的厚度

我要怎样设定，才能不把过孔算在里面呢？{:soso_e183:}

lisatm

tanghui1987510 发表于 2013-8-6 10:27
1 N* ?8 x3 K7 Y+ Z我要怎样设定，才能不把过孔算在里面呢？

3 R8 \% \- s' H# G7 t4 {% r直接查询不就可以了吗？显示的是走线的长度。

jiaoweiyong

忘记了

tanghui1987510

dzkcool 发表于 2013-8-6 12:21
去掉下图中的Z Axis Delay即可不包括过孔长度

{:soso_e183:} 正解，感谢！！！

yangzhou1690

设定可以把表层的走线x0.9再记入长度吗