allegro等长设置问题

tanghui1987510

等长设置好后，显示的长度与实际长度不一致，请问这是什么原因呢？？？{:soso_e183:}
5 e/ S/ M9 l7 M4 |- U9 s8 \

dzkcool

去掉下图中的Z Axis Delay即可不包括过孔长度

李明宗伟

什么是显示长度，什么是实际长度啊

tanghui1987510

李明宗伟 发表于 2013-8-1 21:27
什么是显示长度，什么是实际长度啊

show net 的时候显示如下，为什么会出现BOTTOM/BOTTOM,Zall=32 MIL，不知道哪边设置错了
) Q1 W1 \" v+ F8 Q3 g/ b

  Net Name:            XM1_DATA15
  Member of Bus:       XM1-D1

! o. Y0 z/ @3 C* W; o  Pin count:              2
$ Q/ W( y. J/ Y: j" I9 M  Via count:              4
# W& Q8 s; P/ }. y( Q7 L: [  Total etch length:      903.28 MIL  
  Total manhattan length: 430.73 MIL
8 M0 N5 j( U4 W4 j; W8 q6 K8 K  Percent manhattan:      209.71%

9 f! Z! k" \5 d! X: e' n  Pin                     Type      SigNoise Model        Location
: q  ?4 ?4 X" H0 v  ---                     ----      --------------        --------
# l, `! J5 i- C6 A& u9 |' p# p, V( v  U4.B9                   UNSPEC                          (-1516.62 685.41)
' ], G6 n( T& b( G7 ?3 S  ~$ q  U1.C17                  UNSPEC                          (-1184.58 784.10)

: h3 f( h9 s) k( Z  No connections remaining
5 u3 s& v( \0 N9 ^6 ]. T! {
7 k  f+ a! C" _1 k$ ?. J  Properties attached to net
& m/ \% o7 i; |3 T) _1 P    BUS_NAME          = XM1-D1
* S6 G' e* s0 }, n/ H, w9 w    ELECTRICAL_CONSTRAINT_SET  = XM1_DATA8
1 k' Q) `* O9 I3 D# Y# X, [+ k/ K
; D$ C$ w; O  X: B  Electrical Constraints assigned to net XM1_DATA15
$ B: `! _% H2 N+ T+ O$ W# W    relative prop delay: global group XM1-D1 from U1.C17 to U4.B9  delta=0.00 MIL  tol=20.00 MIL

- T6 n2 d2 }, `9 p2 a; F6 d$ x* a  Constraint information:
8 H- ]* m( c) K8 m4 F    (RDly) U1.C17 to U4.B9  min= 919.3 MIL  max= 959.3 MIL  actual= 935.28 MIL                   target=  (XM1_DATA12) U1.C18 to U4.D1
            (-1184.58,784.10) pin U1.C17,UNSPEC,BOTTOM/BOTTOM
0 S8 u$ r# d( V4 Z# M0 O  X            (-1184.56,784.10) via GND07/BOTTOM
      18.13 MIL cline GND07
' q0 r# O. S8 E% L            (-1197.38,771.31) via GND02/GND07
1 x0 |; \( l: X$ R      639.6 MIL cline ART06
            (-1368.74,567.43) via GND02/GND07
      30.94 MIL cline GND07
+ P8 B5 Y. }3 N- \2 {            (-1393.13,581.82) via GND07/BOTTOM
      214.59 MIL cline BOTTOM
4 k$ z2 D8 |. R3 n9 a/ H: o            (-1516.62,685.41) pin U4.B9,UNSPEC,BOTTOM/BOTTOM,Zall=32 MIL
1 N! V3 @, {* q' v  Member of Groups:
: V4 y/ D0 u7 W    BUS             : XM1-D1

在水一方@羽球

加我QQ739537967，给你看看

李明宗伟

Total etch length和Constraint information中的不是同一概念；Total etch length只是走线长度，而Constraint information中的线长还会包括过孔等信息，是综合考虑的延迟。

tanghui1987510

李明宗伟 发表于 2013-8-2 21:58
& M! c# E4 L, u' h* d  STotal etch length和Constraint information中的不是同一概念；Total etch length只是走线长度，而Constrai ...

那怎样才能在Relative Propagation Delay的Length栏显示的是Total etch length，而不是Constraint information的长度呢？

李明宗伟

Relative Propagation Delay，如你所见，约束的是延迟，就是我之前所讲的包括过孔在内的所有因素导致的延迟；而如果你只是想约束走线长度的话，可以设置Total Etch Length，不过它不是相对约束。

tanghui1987510

李明宗伟 发表于 2013-8-5 17:18
' j9 K0 I& o+ u9 I. p; y' k8 \Relative Propagation Delay，如你所见，约束的是延迟，就是我之前所讲的包括过孔在内的所有因素导致的延迟 ...

请问具体要怎么做？在哪边修改？

jiaoweiyong

过孔的长度也算到里面去了，如果通孔板，你看下相差是不是就是板的厚度

tanghui1987510

jiaoweiyong 发表于 2013-8-6 09:55
$ _. A5 x4 S9 N" f; M2 D) u0 Z过孔的长度也算到里面去了，如果通孔板，你看下相差是不是就是板的厚度

我要怎样设定，才能不把过孔算在里面呢？{:soso_e183:}

lisatm

tanghui1987510 发表于 2013-8-6 10:27
- x* @2 }  N- U1 I2 b7 x我要怎样设定，才能不把过孔算在里面呢？

7 J( |  c/ M. T; G. q% y+ n直接查询不就可以了吗？显示的是走线的长度。

jiaoweiyong

忘记了

tanghui1987510

dzkcool 发表于 2013-8-6 12:21
& |% P% U2 u" M6 m# L' b1 j去掉下图中的Z Axis Delay即可不包括过孔长度

{:soso_e183:} 正解，感谢！！！

yangzhou1690

设定可以把表层的走线x0.9再记入长度吗