allegro等长设置问题

tanghui1987510

等长设置好后，显示的长度与实际长度不一致，请问这是什么原因呢？？？{:soso_e183:}

dzkcool

去掉下图中的Z Axis Delay即可不包括过孔长度
9 D: h0 P5 W0 c8 J0 p: r

李明宗伟

什么是显示长度，什么是实际长度啊

tanghui1987510

李明宗伟 发表于 2013-8-1 21:27
什么是显示长度，什么是实际长度啊

. }" y2 n% Y0 T0 _7 y, _show net 的时候显示如下，为什么会出现BOTTOM/BOTTOM,Zall=32 MIL，不知道哪边设置错了

5 u# T& q/ L% {( H) i
  Net Name:            XM1_DATA15
  Member of Bus:       XM1-D1
  a5 ?* W% O- X$ q' n( A& V
  Pin count:              2
  Via count:              4
  Total etch length:      903.28 MIL  
- Q# K' k0 j7 B0 ~; _' e5 C5 p5 [  Total manhattan length: 430.73 MIL
: `; p" n3 A; C3 w- \( h0 o9 [' I  Percent manhattan:      209.71%
; I5 w: t% b) L* Y
  Pin                     Type      SigNoise Model        Location
  ---                     ----      --------------        --------
: I; B+ e" h. n1 o% `  U4.B9                   UNSPEC                          (-1516.62 685.41)
5 ?2 N, W' X8 n6 @, F  U1.C17                  UNSPEC                          (-1184.58 784.10)
6 Y1 Q$ x5 B4 l5 }/ i. A
/ A; P) l( l# D' e7 W/ }4 h! j" G  No connections remaining
; ^) P+ b$ c( h1 G7 r5 L& e- v
1 |) s2 R  [6 n  P' n, j  Properties attached to net
    BUS_NAME          = XM1-D1
    ELECTRICAL_CONSTRAINT_SET  = XM1_DATA8

2 @# k1 D3 B% E3 m, N  Electrical Constraints assigned to net XM1_DATA15
    relative prop delay: global group XM1-D1 from U1.C17 to U4.B9  delta=0.00 MIL  tol=20.00 MIL
) r$ n  m) _) R- |5 ]+ @; U5 z
/ ?! Q0 i+ Z& `  Constraint information:
    (RDly) U1.C17 to U4.B9  min= 919.3 MIL  max= 959.3 MIL  actual= 935.28 MIL                   target=  (XM1_DATA12) U1.C18 to U4.D1
9 L! t9 d& n4 J% n9 o            (-1184.58,784.10) pin U1.C17,UNSPEC,BOTTOM/BOTTOM
            (-1184.56,784.10) via GND07/BOTTOM
, ~+ k; W% i8 p9 G9 G% I      18.13 MIL cline GND07
            (-1197.38,771.31) via GND02/GND07
9 J( I2 T6 ~/ t      639.6 MIL cline ART06
; c7 a4 b0 W7 m            (-1368.74,567.43) via GND02/GND07
& _! N. J5 {2 y- k: I      30.94 MIL cline GND07
            (-1393.13,581.82) via GND07/BOTTOM
      214.59 MIL cline BOTTOM
3 G7 W/ H2 b& j& d            (-1516.62,685.41) pin U4.B9,UNSPEC,BOTTOM/BOTTOM,Zall=32 MIL
0 P- F8 u! ]# ]  Member of Groups:
9 ]8 k* j, X: l: R    BUS             : XM1-D1

在水一方@羽球

加我QQ739537967，给你看看

李明宗伟

Total etch length和Constraint information中的不是同一概念；Total etch length只是走线长度，而Constraint information中的线长还会包括过孔等信息，是综合考虑的延迟。

tanghui1987510

李明宗伟 发表于 2013-8-2 21:58
Total etch length和Constraint information中的不是同一概念；Total etch length只是走线长度，而Constrai ...

那怎样才能在Relative Propagation Delay的Length栏显示的是Total etch length，而不是Constraint information的长度呢？

李明宗伟

Relative Propagation Delay，如你所见，约束的是延迟，就是我之前所讲的包括过孔在内的所有因素导致的延迟；而如果你只是想约束走线长度的话，可以设置Total Etch Length，不过它不是相对约束。

tanghui1987510

李明宗伟 发表于 2013-8-5 17:18
Relative Propagation Delay，如你所见，约束的是延迟，就是我之前所讲的包括过孔在内的所有因素导致的延迟 ...

请问具体要怎么做？在哪边修改？

jiaoweiyong

过孔的长度也算到里面去了，如果通孔板，你看下相差是不是就是板的厚度

tanghui1987510

jiaoweiyong 发表于 2013-8-6 09:55
过孔的长度也算到里面去了，如果通孔板，你看下相差是不是就是板的厚度

我要怎样设定，才能不把过孔算在里面呢？{:soso_e183:}

lisatm

tanghui1987510 发表于 2013-8-6 10:27
我要怎样设定，才能不把过孔算在里面呢？

直接查询不就可以了吗？显示的是走线的长度。

jiaoweiyong

忘记了

tanghui1987510

dzkcool 发表于 2013-8-6 12:21
; C; y% _1 W6 r& `' b3 h, S去掉下图中的Z Axis Delay即可不包括过孔长度

* d1 N. Z  N2 G1 V( Z9 s{:soso_e183:} 正解，感谢！！！

yangzhou1690

设定可以把表层的走线x0.9再记入长度吗