allegro等长设置问题

tanghui1987510

等长设置好后，显示的长度与实际长度不一致，请问这是什么原因呢？？？{:soso_e183:}
1 \8 a( ?' N! ]2 s; K9 T

dzkcool

去掉下图中的Z Axis Delay即可不包括过孔长度
8 \8 q4 L4 A* k: u& e

李明宗伟

什么是显示长度，什么是实际长度啊

tanghui1987510

李明宗伟 发表于 2013-8-1 21:27
什么是显示长度，什么是实际长度啊

show net 的时候显示如下，为什么会出现BOTTOM/BOTTOM,Zall=32 MIL，不知道哪边设置错了
6 K3 }6 W3 H. L" C
, Y' v' n- K2 B+ f% W( b
  Net Name:            XM1_DATA15
" V3 o1 I& Y! h) w8 x  X' ~  Member of Bus:       XM1-D1

  Pin count:              2
/ l7 x* B4 q9 {2 t  Via count:              4
  Total etch length:      903.28 MIL  
  Total manhattan length: 430.73 MIL
  Percent manhattan:      209.71%
) h) ?; j8 m9 d& g# q6 Y$ R6 }
  Pin                     Type      SigNoise Model        Location
  ---                     ----      --------------        --------
  U4.B9                   UNSPEC                          (-1516.62 685.41)
5 g% x. f5 v  d1 \  U1.C17                  UNSPEC                          (-1184.58 784.10)
) e! E  p9 h8 \' P( H4 l3 n
  No connections remaining

* E# \. x( W$ |/ g3 g  Properties attached to net
; J. t$ ^1 h8 i- {    BUS_NAME          = XM1-D1
    ELECTRICAL_CONSTRAINT_SET  = XM1_DATA8

" ]9 e9 G+ [& I/ D  Electrical Constraints assigned to net XM1_DATA15
    relative prop delay: global group XM1-D1 from U1.C17 to U4.B9  delta=0.00 MIL  tol=20.00 MIL

  Constraint information:
5 o( q7 j+ m- ~9 e5 J; T    (RDly) U1.C17 to U4.B9  min= 919.3 MIL  max= 959.3 MIL  actual= 935.28 MIL                   target=  (XM1_DATA12) U1.C18 to U4.D1
            (-1184.58,784.10) pin U1.C17,UNSPEC,BOTTOM/BOTTOM
            (-1184.56,784.10) via GND07/BOTTOM
4 ^5 A6 Y7 x3 a% ]' @      18.13 MIL cline GND07
; Z% @( h2 r9 f, K            (-1197.38,771.31) via GND02/GND07
      639.6 MIL cline ART06
            (-1368.74,567.43) via GND02/GND07
8 t# q1 w6 v5 T      30.94 MIL cline GND07
2 p8 b: {8 V& Z6 b, e            (-1393.13,581.82) via GND07/BOTTOM
      214.59 MIL cline BOTTOM
7 P0 t1 K0 o- J& |) V. n) j8 v            (-1516.62,685.41) pin U4.B9,UNSPEC,BOTTOM/BOTTOM,Zall=32 MIL
; L. F! {, c& s% v  Member of Groups:
    BUS             : XM1-D1

在水一方@羽球

加我QQ739537967，给你看看

李明宗伟

Total etch length和Constraint information中的不是同一概念；Total etch length只是走线长度，而Constraint information中的线长还会包括过孔等信息，是综合考虑的延迟。

tanghui1987510

李明宗伟 发表于 2013-8-2 21:58
0 X0 y8 q: G. K3 qTotal etch length和Constraint information中的不是同一概念；Total etch length只是走线长度，而Constrai ...

那怎样才能在Relative Propagation Delay的Length栏显示的是Total etch length，而不是Constraint information的长度呢？

李明宗伟

Relative Propagation Delay，如你所见，约束的是延迟，就是我之前所讲的包括过孔在内的所有因素导致的延迟；而如果你只是想约束走线长度的话，可以设置Total Etch Length，不过它不是相对约束。

tanghui1987510

李明宗伟 发表于 2013-8-5 17:18
  ^0 X, x; u. l6 ^& w- bRelative Propagation Delay，如你所见，约束的是延迟，就是我之前所讲的包括过孔在内的所有因素导致的延迟 ...

请问具体要怎么做？在哪边修改？

jiaoweiyong

过孔的长度也算到里面去了，如果通孔板，你看下相差是不是就是板的厚度

tanghui1987510

jiaoweiyong 发表于 2013-8-6 09:55
过孔的长度也算到里面去了，如果通孔板，你看下相差是不是就是板的厚度

我要怎样设定，才能不把过孔算在里面呢？{:soso_e183:}

lisatm

tanghui1987510 发表于 2013-8-6 10:27
$ m0 @4 s6 h7 }0 R我要怎样设定，才能不把过孔算在里面呢？

直接查询不就可以了吗？显示的是走线的长度。

jiaoweiyong

忘记了

tanghui1987510

dzkcool 发表于 2013-8-6 12:21
& g: z# g3 N2 M( j1 ]: H去掉下图中的Z Axis Delay即可不包括过孔长度

{:soso_e183:} 正解，感谢！！！

yangzhou1690

设定可以把表层的走线x0.9再记入长度吗