四个DDR3放在同一面的等长请教

与你同行 · 发表于 2013-7-18 10:00

大师出来指点一下。不要让新学手们误解了。还以为我那图片是标案呢！！！

与你同行 · 发表于 2013-7-23 15:29

Jimmy大师出来指点下啊！贴子要沉下去了啊！

liuxy · 发表于 2013-7-23 16:59

在阿里的芯片手册里有一个参考感觉是写的比较仔细的guide

part99 · 发表于 2013-7-23 21:58

你layout的顺序有问题，应该先布控制命令线，然后布每组11根的数据线，最后走时钟。
控制命令线和时钟都从一个方向走，不要T型连接，理论上最后终结在VTT上，反射才会少。
数据线每组等长就可以，尽可能地短。差分线尽可能实现3S。

suicide915 · 发表于 2013-10-15 10:49

part99 发表于 2013-7-23 21:58
* f0 o. I3 H% d5 l3 z- n你layout的顺序有问题，应该先布控制命令线，然后布每组11根的数据线，最后走时钟。! K8 [* u6 n2 C/ [( v
控制命令线和时钟都从 ...

请问 fly-by这种拓扑结构的等长

DDR3片片之间的地址线怎样等长

CLT988 · 发表于 2015-4-13 19:36

学习了，谢谢分享。

渔樵江渚2015 · 发表于 2015-4-13 21:57

帮不上什么忙，还是顶贴吧。

jimmy · 发表于 2015-4-14 09:28

书上18章不是有详细介绍和视频演示吗？

《PADS9.5实战攻略与高速PCB设计》

yuyengqing · 发表于 2015-4-15 14:05

帮不上什么忙，只能帮你顶贴

，顺便赚一分钱的威望

bingshuihuo · 发表于 2015-4-16 09:00

chengzi_lxc 发表于 2013-7-12 15:36' G/ B( T- K1 Y
给个demo参考下~~

学习了，谢谢分享。

joy_show_wb · 发表于 2015-4-16 10:35

帮你顶个楼

longxiaoteng · 发表于 2015-5-7 12:49

顶顶

zhq_0510 · 发表于 2015-5-21 22:27

等长

zhq_0510 · 发表于 2015-5-21 22:28

学习

wemadeous · 发表于 2015-5-22 08:50

看不了。。

帐号		自动登录	找回密码
密码			注册

推荐内容 /1