哪位用过ALLEGRO 16做过virtex-4 的lvds信号的信号完整性分析呢?

bluefoxde

哪位用过allegro 16做过virtex-4 的lvds信号的信号完整性分析呢?
- E: x. T* q% o8 _, I- o4 R0 l. [我的问题描述：
* `  N! O" L8 ?7 K$ J我已经设置一对lvds差分输入，但是在输出文件是LVDS的P端为IBISINPUT,而LVDS的N端为IBISO。
" }# k3 E1 S! \4 v这样的lvds的模型就成为一个收发器，而不是接收器。而我的仿真结果，振铃现象非常的严重，
所以我认为是模型错误。
' O4 x2 x: n% D/ L
请问，有谁做过类似的仿真，可以交流一下吗？多谢！！

forevercgh

是不是模型错误要通过模型编辑器进行check。
xilinx提供的是ibis model，在利用SQ仿真时，你要转换成dml，而这个转换过程的提示信息会包含模型完整性（errors，warnings）的信息。

lz不会从来不注意这些信息吧？
$ Z* j+ I* X9 U  _9 V' W
. `6 c- q0 g% @- ]' M5 @& k. g振铃严重是欠阻尼，源端，终端的阻抗失配带来的不断反射导致该问题。LVDS信号仿真的应该是一对差分耦合信号。你要根据特征阻抗值考虑合适的端接策略，进而减弱振铃现象。

sky2008

目前很多模型做的不是很好，一些差份信号模型里面没有差分模型，因此建议在IBIS模型文件里面修改，自己将他们定义成差分模型。理论上差分模型的N和P的模型几本是一致的，所以个人感觉你的模型可能有问题。请再确认一下。
' W6 ]. X8 p2 i另外LVDS信号需要增加100欧姆的端接匹配，目的是为了改善信号完整性，如降低摆幅，减少振铃，提供回流路径等作用。所以请确认一下是否增加。
仿真软件只要你设置对，用那个版本问题不大，目前仿真软件的可信度还是很高的。
LVDS是差分信号，只要看差模DIFF信号就可以了，单端信号和共模信号都可以不用太多关注。