|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
问题:- I8 o1 i2 b. v: _7 k G; C* y
% f; N2 \' u2 b0 e9 N6 v1\stitching设置是缝合孔,到底有什么实际性的作用,跟不勾选有什么区别呢+ ^3 y; g3 d% j6 k
* B1 ?. b+ q$ C; T/ D9 d8 E3 k7 p4 i( w" A9 q/ n: Q6 R
( }! s1 j( y& ^/ _5 d5 g
2 g: \3 g% Q& F+ W1 G. L' U& E# F" |0 O+ W9 l; a. I# r! i2\ 为了使连通性检查不出错,一个个把它们改过来真是麻烦,有什么好的方法? " T4 ?7 j% d7 h6 j ^7 K0 n
5 F+ F+ {; j" Y0 {+ N
# K5 L# d' w3 H/ n4 |+ u$ \$ ~9 M+ g5 Y& X5 w $ C/ q; ]+ S' m7 [" m4 f8 d: P* ^* x7 F6 s8 J
3\我在filte过虑器里面只选VIA却选不上它们,难道它们不是过孔了吗?7 |1 t! L4 m# n# h) Y7 m. d3 b, y4 ?& ~
5 K: @) y2 [% p. E
5 t: I. S* w3 y ! P& B; y1 O W% I/ {, h. x v. q
6 |1 S" {& t1 p# J- H V4\从2007到2005这些孔怎么就加上勾了呢,其他的信号线过孔怎么没有报连通性错误呢?" k+ [) U8 ]' C) l0 g9 v1 ~$ }1 k' I/ K X* p6 l# l
* O% Y8 D4 ]! n k! Q4 }( U4 B# {" f1 s 5 \* \; o" j) I; F- \' Z, f3 q3 A1 i
# c7 q0 \5 \5 M, R4 @5\怎么避免这种情况呢,以前怎么没有碰到..1 d! }! l0 f/ _- B( ]
" y! O+ L0 A( v$ O/ _; C: s. U- u; X' U1 I& h* u3 R
( A$ }( U0 S0 m" z' _6\有没有关于这stitching的资料,让我也见识一下..谢谢了/... |
|