高速电路信号完整性仿真HyperLynx SI

shuteoliver · 发表于 2013-5-4 17:09

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

信号完整性分析（SI）是现代电子设计不可缺少的组成部分。由于芯片信号翻转速度的不断加快，引发了一些有害的高速效应。随着芯片信号转换速率的加快，信号失真问题也越来越严重，这包括过冲/欠冲、振铃、毛刺、串扰和时序问题。当失真严重到一定程度的时候，就会引起系统中的逻辑出现误判。即使在信号运行频率只有几兆的PCB上也有可能出现这样的问题。
硬件设计工程师、PCB设计工程师和信号完整性分析专家等都可以使用HyperLynx SI，不需要很多的软件使用培训就能快速的开始仿真分析，并得到正确的仿真结果。更重要的是它能确保设计一版成功，避免重新设计、重新布板、原型机验证和循环测试造成的资源浪费。

完备的信号完整性和电磁兼容分析套件
运用HyperLynx SI，您可以在整个产品开发周期中分析和验证高速问题――从早期的系统设计，一直到PCB设计完成后的验证。整个过程和在实验室使用示波器和频谱仪一样简单，而且更加经济。

布局布线前仿真
布局布线前仿真允许设计者及早地分析和消除信号完整性问题，然后就可以有目的地添加约束条件、设计电路板层叠结构、优化时钟和其它关键信号的拓扑结构及端接方案。直观的拖放器件建模方式使设计者能够快速地模拟实际的电路。使用HyperLynx SI进行前仿真，可以实现:
 快速建立复杂互联模型，包括IC、传输线、过孔、线缆、连接器和无源器件
 集成HyperLynx 3D EM三维电磁场仿真引擎，能够实现三维过孔物理结构电磁建模
 即时仿真，支持工业标准的IBIS模型，自带操作18000个器件模型，并且可以根据器件手册自定义模型
 可视化的IBIS编辑器，允许您检查并编辑IBIS模型，支持层次化自动语法检查，V/T，V/I曲线校正，图形化曲线编辑
 支持HSPICE、ELDO、IBIS-AMI、S参数、IBIS模型混合仿真
 良好的支持PCI-X、PCI-E、DDRx、SATA等热门总线标准，并提供多种FPGA设计工具包
 提供Sweep Manager参数扫描分析功能，帮助工程师快速搜索设计空间，找到系统的边界条件
 精确预计串行数据的比特误码率，具有最坏情况分析和快速眼图分析功能

布局布线后验证
在布局完成后、关键网络布线完成后、整板布线完成后，我们都可以用HyperLynx SI来进行信号完整性和时序分析。
 快速全板分析功能能够扫描出整个PCB上潜在存在信号完整性问题和电磁兼容问题的网络
 交互式分析允许您对潜在存在问题的地方进行详细的仿真分析
 快速端接功能允许实时的添加端接器件，进行仿真分析
 能根据实际的布局布线信息精确预计串扰值的大小，并能将超过设计者指定的串扰门限之处显示出来
 强大、易用的多板仿真分析功能，支持EBD模型和连接器模型
 DDRx分析套件能够对DDR、DDR2、DDR3存储系统进行全面的分析验证，包括系统时序分析验证
 能够直接输出问题网络至LineSim中进行What-If分析
 提供与HyperLynx 3D EM的接口，能够提取复杂PCB结构的3D模型，从而实现精确的三维电磁场建模与仿真

DDRx仿真分析验证
DDRx系列的高速存储器在当今的电子系统设计中得到了广泛的使用。基于对DDRx存储系统设计与验证的复杂性考虑，HyperLynx SI提供了一套完备、集成的解决方案，采用批处理向导的方式对已完成布线设计的DDR,DDR2,DDR3高速存储系统的信号完整性和时序问题进行分析验证。
DDRx仿真分析套件具有如下特点:
 向导的方式设置参数与分析类型，简单易用
 分析地址总线与数据总线之间的时序关系
 测量时钟信号与strobe信号之间的歪斜(skew)
 测量所有信号的时序与信号完整性指标
 生成建立/保持时间报告
 高级串扰分析功能

SERDES通道性能验证
过去的几年，高速串行接口速率已经从的LVDS信号的几百兆演变为现在的10G以上。比如Xilinx公司最新的Virtex-7系列FPGA的串行接口速率可达到28Gbps，如此高的速率给串行接口的设计与验证带来了巨大的挑战。
通常，SERDES通道性能的验证是使用器件厂商提供的加密SPICE模型。这种传统的方法存在如下一些缺点:
 仿真速度很慢，大型高速差分系统设计中的仿真时间不可接受
 几乎所有厂商的高速串行器件，其预加重和均衡的参数设置都比较复杂，有时需要经过几次的仿真实验才能得到一组比较可靠的参数设置
 各器件厂商提供的Design Kit都是基于自己的产品所做的仿真环境。来自不同厂商提供的Design Kit有时不能很好地协同工作
 对于Gbps以上的串行差分通信系统，我们关心的是从驱动器内部锁存器输出的信号到达接收器的数据锁存器整个路径上的信号质量
针对上述传统方法存在的一系列问题，HyperLynx SI提供FastEye和IBIS-AMI解决方案完成对SERDES通道性能的快速、精确的验证。
FastEye仿真解决方案具有如下特点:
 向导的方式设置参数与分析类型，简单易用
 与传统SPICE仿真相比，能够明显提高仿真速度，在数小时内仿真数十亿个bit
 提供预加重与均衡控制，实现自动优化
 能够产生信号通道的最坏波形信号激励
 输出可视化的浴盆曲线，统计验证误码率是否达到要求
过去的几年，高速串行接口速率已经从的LVDS信号的几百兆演变为现在的10G以上。比如Xilinx公司最新的Virtex-7系列FPGA的串行接口速率可达到28Gbps，如此高的速率给串行接口的设计与验证带来了巨大的挑战。通常，SERDES通道性能的验证是使用器件厂商提供的加密SPICE模型。这种传统的方法存在如下一些缺点:  仿真速度很慢，大型高速差分系统设计中的仿真时间不可接受  几乎所有厂商的高速串行器件，其预加重和均衡的参数设置都比较复杂，有时需要经过几次的仿真实验才能得到一组比较可靠的参数设置  各器件厂商提供的Design Kit都是基于自己的产品所做的仿真环境。来自不同厂商提供的Design Kit有时不能很好地协同工作  对于Gbps以上的串行差分通信系统，我们关心的是从驱动器内部锁存器输出的信号到达接收器的数据锁存器整个路径上的信号质量针对上述传统方法存在的一系列问题，HyperLynx SI提供FastEye和IBIS-AMI解决方案完成对SERDES通道性能的快速、精确的验证。 FastEye仿真解决方案具有如下特点:  向导的方式设置参数与分析类型，简单易用  与传统SPICE仿真相比，能够明显提高仿真速度，在数小时内仿真数十亿个bit  提供预加重与均衡控制，实现自动优化  能够产生信号通道的最坏波形信号激励  输出可视化的浴盆曲线，统计验证误码率是否达到要求
三维电磁场建模与仿真
随着总线速率的不断提高，特别是进入了5GHz领域之后，非均匀互连的不连续性带来的影响变得越来越重要。对于电子电路系统来说主要有两类最基本的互连不连续:
 PCB上不规则形状的互连对象，如:过孔、走线拐角、非均匀走线
 IC以及PCB之间的互连结构
过去，对电路板上的均匀走线和封装使用静态或准静态场解算器进行建模。那些尺寸小、不规则形状的对象都采用近似或直接忽略的方式处理，这样的方法对于沿速率相对较慢的信号的建模与仿真已经足够了。
但是，对于那些数据率超过了5G的信号，电路板和封装的细微结构造成的不连续性将显著影响信号的质量，这将引起眼图的闭合并带来不可接受的误码率。因此，三维电磁场全波分析技术的引入成为了当今高速串行总线仿真的热点。
HyperLynx SI提供三维电磁场建模与仿真功能，具有如下一些特点:
 在Linesim中集成HyperLynx 3D EM三维电磁场仿真引擎，能够在“前端”实现三维过孔物理结构电磁建模
 提供Boardsim与HyperLynx 3D EM的接口，能够提取复杂PCB结构的3D模型，从而实现精确的三维电磁场建模与仿真

兼容的PCB设计系统
 mentor Graphics pads Layout，Expedition PCB，Board Station
 cadence allegro，SPECCTRA，orcad
 altium protel，P-CAD
 Intercept Pantheon
 Zuken CADStar，CR3000/5000PWS，Visula，Board Designer
支持的平台
 32位Windows 7/Vista/XP/Server2003/2008
 64位Windows 7/Vista/Server2003/2008
 32和64位 Linux RHEL 4/5 and SLES 10
 Solaris 10

zxyamy · 发表于 2014-10-10 17:57

不错，学习中！

1715188055 · 发表于 2014-10-20 10:56

楼主能给个教程吗？

f__liu · 发表于 2015-6-23 13:41

谢谢

帐号		自动登录	找回密码
密码			注册

高速电路信号完整性仿真HyperLynx SI

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1