大家更新原理图后导入PCB是怎么处理的

liuyu305

每次修改原理图后，我都要在PCB里面把相关器件给删除掉，要 不然导入网表的时候pads只报错，而不能修改。
7 k& G: \4 j. m1 V" u1 P
不知道大家有什么好的方法。。
% ]( r5 |- [+ L, o" {3 i% ]

谢谢·～～

adwordslai

用powerlogic

haha

原帖由 liuyu305 于 2008-7-31 10:29 发表
7 t# k6 h; ]6 C: Y0 _: M6 s- }每次修改原理图后，我都要在PCB里面把相关器件给删除掉，要 不然导入网表的时候PADS只报错，而不能修改。

不知道大家有什么好的方法。。

& _, j; r1 ?' b8 o
谢谢·～～

) g/ s& I* J. _9 [: X我也是一样啊，请高手指点，不知怎么不见有人回答
板主很忙吗？
/ r" m" `  ?$ g( [' [5 T2 B还有就是修改了一个封装后要更新，怎么更新才使它变成想要的封装呢

liuyu305

我用的是ORCAD画的原理图

, j: A5 _) k7 B4 z3 w5 I) r/ S
6 `' X( S' F- R: U( J( ~+ u
3 S2 @8 u  I1 I* _7 s直接修改封装，保存后系统会提示你是否更新封装的

xhcgy2003

这个问题，是有点复杂，我也不知道怎么搞了。

abucus

直接更新是不行的，我是这样做的：
1.将修改好的Orcad原理图导出网表，然后新建一个空的PCB文件导入网表。将导入的PCB保存，不用做任何修改。
2.对需要修改的PCB进行ECO比较，比较的对象就是刚才保存的PCB。确认修改无误后进行Update，注意不要Update Design Rules。这样可以保留现有的PCB并根据原理图进行更新。
# N6 `+ G5 q! W4 @! Q. L! d, F3.需要注意的是更改前点击修改的元件并Unroute attached segments, 断开连接的布线，避免Update时走线被删掉。一般更改网络的布线部分会被删除。

Supercommando

参考

wjh1985

我也不懂

wjh1985

我也不懂