请教各位CLASS设置间距问题

lujunweilu · 发表于 2013-3-16 13:45

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 lujunweilu 于 2013-3-16 13:52 编辑

请教各位老师,比如在走DDR中设置ADD 和DAT两个CLASS的走线间距为5,原本意思是在DDR外走线的两个CLASS间距为0.5,但在BGA元件中,会有不同CLASS两个悍盘挨着的情况,如图

线与BGA悍盘间距没这么大,所以就走不出来线,这种情况该怎样处理呀? 谢谢呀

毒女 · 发表于 2013-3-16 14:44

要么改BGA 的焊盘要么改线宽4.5MIL

lujunweilu · 发表于 2013-3-16 14:59

毒女发表于 2013-3-16 14:44
# g# V; g6 n: `1 {要么改BGA 的焊盘要么改线宽4.5MIL

谢谢呀,这个方法不是理想的{:soso_e117:} ,有没有其它方法呀,比如说BGA里设置个区域,在这个区域不做CLASS与CALSS之间的间距DRC,BGA出线之后才做DRC

wpc4208211 · 发表于 2013-3-16 15:21

可以，设置你这个BGA器件的间距规则就行了。

毒女 · 发表于 2013-3-16 16:35

原来你是想问区域能不能设计规则啊，我以为你5MIL 走不出来。

lujunweilu · 发表于 2013-3-18 09:28

毒女发表于 2013-3-16 16:35
4 ?' k9 C4 n1 z9 D5 P) y原来你是想问区域能不能设计规则啊，我以为你5MIL 走不出来。

嘿嘿,那有没有设置方法呀,教下我们,谢谢

wpc4208211 · 发表于 2013-3-18 09:30

已经说了啊，区域设计规则，你设置BGA的规则，BGA区域都是。

风风点点 · 发表于 2013-3-18 11:14

pads 不支持区域规则。用4楼方法，设置器件规则。这样，从BGA 拉线就适用器件规则，从CPU 往BGA 拉线就适用class to class 规则。

lujunweilu · 发表于 2013-3-18 17:08

wpc4208211 发表于 2013-3-16 15:21 v( N+ x3 G4 Y K2 }/ [
可以，设置你这个BGA器件的间距规则就行了。

没用呀,从BGA脚出来走线就已经检测出CLASS间距了,两个CLASS在BGA里面相邻处已经是CLASS间距规则,根本拉不出来线

wpc4208211 · 发表于 2013-3-18 17:25

你有设置器件规则吗？器件规则优先级最高。你有设置的话肯定拉的出来。要么把你的设置图贴出来。

lujunweilu · 发表于 2013-3-20 09:13

本帖最后由 lujunweilu 于 2013-3-20 09:17 编辑

wpc4208211 发表于 2013-3-18 17:25
! b6 {. {- A5 f你有设置器件规则吗？器件规则优先级最高。你有设置的话肯定拉的出来。要么把你的设置图贴出来。

谢谢.帮看看图中是不是设置有问题呀

wpc4208211 · 发表于 2013-3-20 12:38

本帖最后由 wpc4208211 于 2013-3-20 12:44 编辑

你没设置元件的间距注意和默认的一样的话等于没设置

wpc4208211 · 发表于 2013-3-20 12:43

操作如下

lujunweilu · 发表于 2013-3-21 08:52

wpc4208211 发表于 2013-3-20 12:43 0 `: s4 f1 v. g5 y b
操作如下

谢谢,我的意思是间距一样是4.5,因为间距4.5在没设CLASS间距时是可以出线的,现在我们要的是在BGA内出线不考虑CLASS间距,在BGA出线后再用上CLASS间距,按你说的修改过,还是达不到所要的,可能PADS跟本就实现不了此功能吧,不知高手有没试过

wpc4208211 · 发表于 2013-3-21 08:57

你在死钻牛角尖啊。非要走4.5过4.5。难道走5过4不行吗？外部走5过5.

帐号		自动登录	找回密码
密码			注册

推荐内容 /1