求高手指导高速信号的多层板设计！

ym306529818

; o$ j0 g! E8 I6 i
本人手里有一个项目，现在正在进行PCB绘图，
信号线为高速信号（最大速率是5GB/S，一般速率为2.5GB/S），
板层为8层，
千兆网口，
% t1 ^3 A2 d5 b# Y4 V# A时钟为150兆左右（多路差分），
高速差分信号线较多，
电源为12V输入，5V输入，多数电源要求为3.3V和2.5V，
* t8 n0 n+ I/ v" K8 \包含BGA封装、引脚数超过1000的FPGA。
! _3 o1 G/ m; |) v0 i
: {0 O  D% H, [4 c5 t& P9 ~2 `求高手指导怎样设计板层，怎样布高速信号线、高速控制线、数据线，PCB设计中应注意的事项及等长数据线、差分线有无特殊要求等。希望各位大虾不吝赐教，小弟拜谢................


       帖子发了快一周了，踩的不少，回复的更是凤毛麟角，其实这个项目我只是自己尝试布线，板子我已经布了一半左右了，这次想尽量把板子布通，布好。高速信号这块以前没接触过，所以有很多的顾虑...
希望大家先给点板层设计的建议，我明天将我的板层写上来~~(并且以后不断更新这个帖子)，希望各位高手和像我一样的菜鸟拍砖，谢谢！

黑驴蹄子

这些都吸很多都是靠经验的  一两句话都说不清的
LZ可以弄本PCB信号完整性分析的书籍看看

WALL-E

LZ挺牛的！

ym306529818

黑驴蹄子 发表于 2012-12-7 11:51
这些都吸很多都是靠经验的  一两句话都说不清的
6 y4 A( V% v5 m) R$ A8 J0 o, zLZ可以弄本PCB信号完整性分析的书籍看看

, H& l/ x  u; O& b( u请版主推荐一本好的书籍，谢谢！

ym306529818

WALL-E 发表于 2012-12-7 16:45
LZ挺牛的！

' I' s3 O# l) j+ R) ?0 o我是个菜鸟，只是被赶鸭子上架而已................

chensi007

首先就是层叠方案的规划，哪层走信号，哪层是平面。要先估计好。

再就是阻抗控制：关键信号单端50OHM.差分阻抗根据SPEC规定的差分阻抗来作（一般100OHM）
1 j6 j: R! C1 G6 k( f对于高速信号来讲。同组（例如）信号要等长。千兆网络的差分信号，差分对内（D+D-）要等长。差分对间也要等长。

还有一个就是串扰控制：把关键信号与关键信号间距拉开。关键信号与不关键信号间距拉开。一般是3W规则。

其它的就是一些常用规则。如BYPASS电容的放置。线长、线宽。电源分割。。。。。。
0 X# Q6 C* n% i( g+ O* c以上是纯从LAYOUT角度想到哪说到哪。本人菜鸟。说得不对请包含。{:soso_e121:}
书的话。柏格丁的信号完整性分析比较好。很多人买。
另外。看完柏格丁的书后可以买大学的射频教学课本进行学习。推荐国外译本（很多是由电子工业出版社出版的）
自学射频的话有难度，可以买两本不同作者的书，对比学习{:soso_e120:} 。

easyfrank

做好规划，遵守原则，不用太多顾虑，因为物理层本身就可以容忍一定的设计偏差

hqg

两种叠层，可根据布线密度选择：
1）TOP-G2-S3-S4-P5-S6-G7-BOT;三个信号内层；
4 Y3 ~# k1 s) I3 k, i0 `2)  TOP-G2-S3-G4-P5-S6-G7-BOT;两个信号内层有很好的参考平面；
高速信号、时钟信号少打过孔（不多于2个）。

zhengzy

在百度里面其实是有很多关于高速设计的规范的，在设计的时候多按照规范来即可。当然有时候规范是死的 可以适当的调整，尽量按照规范来即可

xljun158598

高速信号线布局布线要求： 走线段，过孔少，走弧形线、立体包地、远离干扰源（如AD DA 电源 晶振等）、走线与焊盘接触地方尽量圆滑

ym306529818

hqg 发表于 2013-2-19 08:40
两种叠层，可根据布线密度选择：
1）TOP-G2-S3-S4-P5-S6-G7-BOT;三个信号内层；
% d# `# b; o1 |. v! d2)  TOP-G2-S3-G4-P5-S6- ...

, K- g5 i$ ~, O我采用的是你的第一种板层设计，谢谢提醒~

ym306529818

xljun158598 发表于 2013-2-19 23:41
2 X" R9 K6 B3 r4 b( y* ~: E7 A6 i高速信号线布局布线要求： 走线段，过孔少，走弧形线、立体包地、远离干扰源（如AD DA 电源 晶振等）、走线 ...

这些我会多多考虑下的，谢谢，呵呵！