AD9如何设置器件引脚间距很小的设计规则？

liuchao6102616 · 发表于 2012-12-4 09:47

sy_lixiang 发表于 2012-12-3 21:51 3 \6 i4 Q* l: }7 Z9 m% r
哥们，对对对，就是这个意思，你是怎么设置的啊？快教教我。。。

我一般是直接忽略，非要弄的话我觉得版主的方法应该是最好的。

huasheng501 · 发表于 2012-12-4 11:00

吴鸣发表于 2012-12-4 08:45 9 u, G" q d# R, C7 _! O0 D( }0 P
如果都关掉不利于DRC检查好不好，你是一个一个添加方便，还是把原理图圈起来添加方便；真是搞不懂你？

呵呵，你更改原理图后不要重新导入原理图吗，你不知道添加class有快捷键吗，框选网络后可以直接将其新建或者添加到一个class里面，所花时间不会超过10s！你选几个网络，右击一下，选择NET ACTIONS,多的就不说了。

sy_lixiang · 发表于 2012-12-4 20:24

谢谢楼上兄弟的回复，向你们学习了。

方法都不错。

每个人有自己的风格吧，我个人是不会轻易把规则给disable掉的。
但自己很清楚的情况下，禁掉也没什么问题

JIMDENG · 发表于 2014-10-30 11:01

如果吴鸣大师说的方法可行，那就是一个很好的方法！有空试试。

denniszeng · 发表于 2014-10-30 13:32

对于了这类设计规则经常用到，要么针对单个器件要么针对这一类的封装或创建Class去设定，若设置好规则后有报错那就把默认最小间距规则修改下即可。

zhanweiming2014 · 发表于 2014-11-13 08:46

吴鸣发表于 2012-12-3 22:19
( U1 S5 S8 v' u1 Z" W这类规则我一般在原理图中添加，点击放置->& m5 z+ j1 A6 t$ d6 J: D
Directives-> Blanket
. { G7 ?# X8 Y3 { R6 b ->PCB Layout

这个方法，对于原理设计也是很方便

帐号		自动登录	找回密码
密码			注册

推荐内容 /1