找回密码
 注册
关于网站域名变更的通知
查看: 1061|回复: 4
打印 上一主题 下一主题

介质层的最小厚度问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2012-11-28 11:55 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
请高手指点下,在设置层叠 的 时候,conductor   dielectric   plane   各层 可以设置的最小厚度是多少

该用户从未签到

2#
发表于 2012-11-28 13:28 | 只看该作者
最小芯板厚度0.05mm,你是问软件中设置吗?这个没任何意义,介质层厚度主要是由结构(板厚)和阻抗决定的;当然影响这两方面的因素很多,如:层数,铜厚,介电常数等等

该用户从未签到

3#
 楼主| 发表于 2012-11-28 14:10 | 只看该作者

* L2 z1 a: C) k9 l! M4 u+ m! i, N; l$ e/ c8 ~
# h. n) J' C, y  q7 L4 v
帮我看下,我为了满足阻抗要求' r2 z, {. N7 f" R
这样设置  的PCB能不能生产出来。

该用户从未签到

4#
 楼主| 发表于 2012-11-28 14:40 | 只看该作者
有一层的铜厚  设置的0.012mm,不知道能不能实际生产出来。

该用户从未签到

5#
发表于 2012-11-29 13:44 | 只看该作者
阻抗计算都有专业的软件,比如:SI9000.SI8000等;设计软件中可以模拟阻抗,但误差太大,因此很少有人用;你这里面参数怎么设置,PCB厂家都不会理的。内层常规是18um和35um铜
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-13 17:40 , Processed in 0.078125 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表