找回密码
 注册
查看: 1322|回复: 3
打印 上一主题 下一主题

[Cadence Sigrity] 提取的拓扑为什么是这样的,求解,有图?谢谢,

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2012-11-27 10:24 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
  提取的ADDR与DATA的拓扑,都是这种,
" z  V2 ]( n3 B* U7 y& p5 ~
3 w2 K0 k' ^9 w, x) r3 F7 u; i# m4 U8 K9 h电阻两边都是分离开来的,为什么会这样,电路连接应该没有错的,
+ B- m" N8 N# J3 M/ X电阻用的是分离电阻,不是排阻 ;! x" Z8 L+ V* `: t1 a7 v6 m+ k, j

. ~7 @9 Y- A0 ^7 E/ p* d, `谢谢

未命名2.jpg (86.04 KB, 下载次数: 0)

未命名2.jpg

该用户从未签到

2#
 楼主| 发表于 2012-11-27 11:51 | 只看该作者
好像查出原因了,' c3 o" i2 ]5 G, q' e0 A
好像是

该用户从未签到

3#
 楼主| 发表于 2012-11-27 11:53 | 只看该作者
我的XNET没有设置好,谢谢

该用户从未签到

4#
发表于 2012-12-4 08:38 | 只看该作者
了解
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-2 05:14 , Processed in 0.078125 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表