元件属性参数名

LUOQIANG198082

参数名	说明
ELECTRICAL_CONSTRAINT_SET	布线高速规则。在原理图上赋予，布线时将服从此规则。
NET_PHYSICAL_TYPE	布线工艺规则（网络）。在原理图上赋予， 布线时将服从此规则。
NET_SPACING_TYPE	布线工艺规则（网络）。在原理图上赋予， ; l: s6 U; N, ~9 F布线时将服从此规则。
MIN_LINE_WIDTH	布线工艺规则（网络）。在原理图上赋予， 布线时将服从此规则。
MIN_NECK_WIDTH	布线工艺规则（网络）。在原理图上赋予， 布线时将服从此规则。
ROUTE_PRIORITY	布线优先级。数值小级别高。正整数
WEIGHT	布局权重。0到100的整数。愈大则表示要求 ( [( B: `  W# l$ C% ?其连线最短
FIXED	布局规则（网络）。在原理图上赋予，布局时将服从此规则。
MAX_VIA_COUNT	布线规则（网络）。在原理图上赋予，布线时将服从此规则。
NO_RIPUP	布线规则（网络）。在原理图上赋予，布线时将服从此规则。
NO_RAT	布线规则（网络）。在原理图上赋予，布线时将服从此规则。
NO_PIN_ESCAPE	布线规则（网络）。在原理图上赋予，布线时将服从此规则。可赋予位号、网络、管脚。 数值类布尔型。
NO_GLOSS	布线规则（网络）。在原理图上赋予，布线时将服从此规则。
BUS_NAME	总线名称。原理图工具自动加入
TS_ALLOWED	布线时T点设置。数值为PINS  ONLY  |PINS  & VIAS  ONLY|ANYWHERE|NO  Ts  AllOWED
MAX_BOND_LENGTH	只和APD设计有关。规定芯片压焊线允许的最大长度。
MIN_BOND_LENGTH	只和APD设计有关。规定芯片压焊线允许的最小长度。
MAX_BVIA_STAGGER	HDI工艺规则。无法在原理图上加入
MIN_BVIA_STAGGER	HDI工艺规则。无法在原理图上加入
MIN_BVIA_GAP	HDI工艺规则。无法在原理图上加入
MAX_PARALLEL	高速规则（网络、Ecset）无法在原理图上加入
DIFFERENTIAL_PAIR	差分线定义。在原理图上赋予差分对中每个线同一数值后，布线时将之作为一对差分线 来处理。
DIFFP_2ND_LENGTH	差分线对之间的最大许可间距。不能在原理图上指定
DIFFP_LENGTH_TOL	差分线对之间的最大长度差别。不能在原理图上指定
PROPAGATION_DELAY	高速规则（网络、Ecset）无法在原理图上加入
RELATIVE_PROPAGATION_DELAY	高速规则（网络、Ecset）无法在原理图上加入
MAX_SUM_FXTALK	高速规则（网络、Ecset）无法在原理图上加入
MAX_SUM_BXTALK	高速规则（网络、Ecset）无法在原理图上加入
MAX_PEAK_FXTALK	' \. O- y6 [5 M( ?, r. L高速规则（网络、Ecset）无法在原理图上加入
MAX_PEAK_BXTALK	) g0 A  ~" |! M8 S9 W0 }! L( F高速规则（网络、Ecset）无法在原理图上加入
XTALK_ACTIVE_TIME	串扰仿真用（网络）。无法在原理图上加入
XTALK_SENSITIVE_TIME	. I* v! z4 x7 g" S9 w* w串扰仿真用（网络）。无法在原理图上加入
XTALK_IGNORE_NETS	. S. F; T1 |& L2 M% L串扰仿真用（网络）。无法在原理图上加入
MAX_UNDERSHOOT	: t7 B4 m) V3 M% K4 x高速规则（网络、Ecset）无法在原理图上加 , p% n/ i0 u9 d入
MAX_OVERSHOOT	高速规则（网络、Ecset）无法在原理图上加入
MAX_THERM_SHIFT	- e) i3 `' }3 h- q* S: J" U  A% {7 w高速规则（网络、Ecset）无法在原理图上加入
MAX_FIRST_SWITCH	高速规则（网络、Ecset）无法在原理图上加入
MAX_FINAL_SETTLE	8 R/ D% q1 _, j: F% a) S' T高速规则（网络、Ecset）无法在原理图上加入
MAX_PROP_DELAY	& T4 f4 w2 _  I- Z$ p高速规则（网络、Ecset）无法在原理图上加入
FIX_ALL	; J2 i( p" ~/ `$ t/ J6 G物理元件特性。不允许步线器对元件内部作任何交换

注意由于版本的问题，许多参数已没有用处，故上表中没有列出。还有，实际上比较好的是采用约束管理器来设置所有的电气
% u: U& F" p2 F8 C7 }7 P  许多设计师一般是采用直接在原理图上加注高速布线要求的文字说明以通知PCB设计人员注意这些要求。如果设计是用conceptHDL输入的，可以直接对网线加上相应的约束参数和其要求数值。这样设计流程变得流畅，而且可以通过设计同步检查来方便地检查布线是否满足了您的设计要求。下面就这些可以由CONCEPTHDL传入allegro的参数作一简单说明。

dadaishu0721

楼主真牛 不过一般记住常用的就好了！
+ t. H7 e7 L! }嘎嘎 英语牛牛的可以全记住