找回密码
 注册
关于网站域名变更的通知
查看: 232|回复: 3

ddr3的板子如何确定叠层

[复制链接]
  • TA的每日心情
    开心
    2025-6-18 15:02
  • 签到天数: 1 天

    [LV.1]初来乍到

     楼主| 发表于 2025-6-18 16:58 | 显示全部楼层 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    请教一个问题,关于有ddr3的板子如果,确定叠层,哪个层走什么信号,需要几次板?
  • TA的每日心情
    擦汗
    2024-5-14 15:27
  • 签到天数: 1 天

    [LV.1]初来乍到

    发表于 2025-6-19 09:17 | 显示全部楼层
    看你是几层板,几颗ddr,什么拓扑
  • TA的每日心情
    开心
    2025-6-18 15:02
  • 签到天数: 1 天

    [LV.1]初来乍到

     楼主| 发表于 2025-6-25 10:26 | 显示全部楼层
    内层阻抗线,计算阻抗是要考虑上下参考层,上下都要是电源或地平面吗?两片ddr3,打算走fly-bye拓扑,8层板。看这个叠层是不是有问题?
  • TA的每日心情
    开心
    2025-6-18 15:02
  • 签到天数: 1 天

    [LV.1]初来乍到

     楼主| 发表于 2025-6-25 10:29 | 显示全部楼层
    内层阻抗线,计算阻抗是要考虑上下参考层,上下都要是电源或地平面吗?两片ddr3,打算走fly-bye拓扑,8层板。看这个叠层是不是有问题?' e9 C, h- t/ W4 ~
    1750818061528.png
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-10 02:23 , Processed in 0.125000 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表