找回密码
 注册
查看: 1397|回复: 5
打印 上一主题 下一主题

BGA CHIP PLACEMENT AND ROUTING RULE

  [复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2012-10-18 14:43 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 hlj168 于 2012-10-19 10:05 编辑 5 r" J% E- p  n& b- G

& }4 A% B+ m% l2 `2 ^BGA是PCB 上常用的组件,通常CPU、NORTH BRIDGE、SOUTH BRIDGE、' t9 `; L* a7 b4 `& S; [+ ^
AGP CHIP、CARD BUS CHIP…等,大多是以bga 的型式包装,简言之,80﹪的
0 j; j$ M) D; s& V0 h9 q3 h* D高频信号及特殊信号将会由这类型的package 内拉出。因此,如何处理BGA
3 s5 l1 ?) ~- t1 ?package 的走线,对重要信号会有很大的影响。4 ?, f, m& s, ?; @
通常环绕在BGA 附近的小零件,依重要性为优先级可分为几类:6 h0 i  L' D! o6 R2 }8 M& x3 r, c- n
1. by pass* `# p8 \! }4 F( ~5 ?
2. clock 终端RC 电路。2 k$ X* i4 |# u, |; B, g
3. damping(以串接电阻、排组型式出现;例如memory BUS 信号), u$ ?3 |% K5 F5 x! T- p6 R# K$ e
4. EMI RC 电路(以dampin、C、pull height 型式出现;例如USB 信
. V- O( v' \# I' ?号)。! W" _4 i9 H: E
5. 其它特殊电路(依不同的CHIP 所加的特殊电路;例如CPU 的感* D0 K9 _+ z* J( u1 |
温电路)。- p# ^% H8 `% ~) |' ?9 h) E- q& V
6. 40mil 以下小电源电路组(以C、L、R 等型式出现;此种电路常出1 C  Q2 d0 ]; g# e/ M3 [, ^
现在AGP CHIP or 含AGP 功能之CHIP 附近,透过R、L 分隔出不
: ~/ x, M* m9 D# H同的电源组)。
+ b3 Y. ~) h) }9 E9 b0 o! L. F7. pull low R、C。* e6 \$ }+ @+ g5 g  g( y
8. 一般小电路组(以R、C、Q、U 等型式出现;无走线要求)。1 [2 k& f4 }( _' L& y; X* m! u
9. pull height R、RP。
% [0 |$ [, \" g! i( x, E. t1 K1-6 项的电路通常是placement 的重点,会排的尽量靠近BGA,是需要特别' z2 P- j& o6 x3 w7 z+ J& i
处理的。第7 项电路的重要性次之,但也会排的比较靠近BGA。8、9 项为一般) b- j/ `9 k1 X" a) {9 W
性的电路,是属于接上既可的信号。) P* F. C* l2 d' x8 Z/ ]1 C5 s2 I
相对于上述BGA 附近的小零件重要性的优先级来说,在ROUTING 上的需4 y, m/ t' |/ J$ P. V& w
求如下:/ R3 q: x. e* N5 w; E4 V
1. by pass => 与CHIP 同一面时,直接由CHIP0 a6 _) W; x* j8 d
pin 接至by pass,再由by pass 拉出打via 接plane;与CHIP 不同
& Y; B# l3 T5 y  B4 Z面时,可与BGA 的VCC、GND pin 共享同一个via,线长请勿超7 J' [. Q# r4 d( ~9 B! e
越100mil。5 t% v4 p' r- e# A  C
2. clock 终端RC 电路 => 有线宽、线距、线长或包GND 等
6 h( m* l( J9 `' W2 G需求;走线尽量短,平顺,尽量不跨越VCC 分隔线。
# r2 U9 D8 M* s) ~3. damping => 有线宽、线距、线长及分组走线等
" T; q& I2 n* ~8 K$ x% {需求;走线尽量短,平顺,一组一组走线,不可参杂其它信号。, R, C8 F, n# j' K3 u7 X+ ^( C1 |( s0 z
4. EMI RC 电路 => 有线宽、线距、并行走线、包GND7 ?- U7 n# w- w. y1 p
等需求;依客户要求完成。
. D( n' p9 ~2 Q; C/ `5. 其它特殊电路 => 有线宽、包GND 或走线净空等需
0 Q5 w& `0 L4 r" w" ?: Z; r求;依客户要求完成。5 {2 T& W  m! ^  r1 G! u
6. 40mil 以下小电源电路组 => 有线宽等需求;尽量以表面层完成,将内层空间完整保留给信号线使用,并尽量避免电源信号在
9 z! `) P' k2 t/ j% SBGA 区上下穿层,造成不必要的干扰。
3 [8 Y* E! M& l( ]& s7 s; N7. pull low R、C => 无特殊要求;走线平顺。% b( S/ V! i5 `3 p- D7 _+ Z
8. 一般小电路组 => 无特殊要求;走线平顺。- N8 P& e/ E2 [
9. pull height R、RP => 无特殊要求;走线平顺
6 t* L+ y4 f; f3 m为了更清楚的说明BGA 零件走线的处理,将以一系列图标说明如下:2 W2 H  ~% I7 @6 e$ U

, K( y' m' Q  A! aA. 将BGA 由中心以十字划分,VIA 分别朝左上、左下、右上、右下方向6 F- j% ]0 C5 k
打;十字可因走线需要做不对称调整。5 G6 |2 h9 W) R5 I) T7 C
B. clock 信号有线宽、线距要求,当其R、C 电路与CHIP 同一面时请尽量
4 c2 p; c* h( ?8 r以上图方式处理。
: O  ]* p# |* G* Y- f- ~. xC. USB 信号在R、C 两端请完全并行走线。: v$ |% {9 E2 b) ^7 M. _
D. by pass 尽量由CHIP pin 接至by pass 再进入plane。无法接到的by pass' f9 L  _8 C% G, R( P5 H' k
请就近下plane。
8 C6 Z. ]4 j4 D# {& M+ D4 {' ]E. BGA 组件的信号,外三圈往外拉,并保持原设定线宽、线距;VIA 可
4 v' w* C, G0 H7 V在零件实体及3MM placement 禁置区间调整走线顺序,如果走线没有层
% x0 t$ B( P# C0 d1 d/ g" l# G面要求,则可以延长而不做限制。内圈往内拉或VIA 打在PIN 与PIN 正
4 J6 }2 C4 I  l2 ]) y3 t& Q中间。另外,BGA 的四个角落请尽量以表面层拉出,以减少角落的VIA% b7 z6 }( z' f9 Y
数。$ }1 Z# f8 s$ d5 C$ _
F. BGA 组件的信号,尽量以辐射型态向外拉出;避免在内部回转。
5 B, {; A) F% u+ Y% T ( F4 i2 ?% ~8 i$ m9 `- s9 f
F_2 为BGA 背面by pass 的放置及走线处理。
  u& f6 F' P2 `0 b) |+ XBy pass 尽量靠近电源pin。
( N. a* x6 K; d% E* V
5 a# u# S& t- [4 ]% L: CF_3 为BGA 区的VIA 在VCC 层所造成的状况
/ h9 S: C5 F8 m4 X3 zTHERMAL VCC 信号在VCC 层的导通状态。' }1 q/ c1 i0 B
ANTI GND信号在VCC 层的隔开状态。# ~; t" e  L5 Q2 t* r
因BGA 的信号有规则性的引线、打VIA,使得电源的导通较充足。. d% `6 N" ^% g3 Y
! y+ W, N4 a0 A# W! E
F_4 为BGA 区的VIA 在GND 层所造成的状况
1 q, z. z7 Y: E% o+ l! n7 [' H" a1 }THERMAL GND 信号在GND 层的导通状态。. F* a4 A. h3 F  G9 L6 v: l
ANTI VCC信号在GND 层的隔开状态。
" t; m* {$ [* `9 R6 l因BGA 的信号有规则性的引线、打VIA,使得接地的导通较充足。
! {3 ]% Q' n0 ]6 x7 Y 0 p2 _5 F+ |' U8 [; L4 p$ g
F_5 为BGA 区的Placement 及走线建议图! M: \! [" k, L1 ^4 A  X& |
$ D! X' g' `8 E  S4 J0 e
以上所做的BGA 走线建议,其作用在于:
; j) w- o& z) t! V4 m6 G, H1. 有规则的引线有益于特殊信号的处理,使得除表层外,其余走线层2 L, a( V4 z8 q8 F" k1 _
皆可以所要求的线宽、线距完成。
3 C& {! V+ n/ @7 y( N2. BGA 内部的VCC、GND 会因此而有较佳的导通性。
: V3 U  v3 Z) P8 s% B. D3. BGA 中心的十字划分线可用于;当BGA 内部电源一种以上且不易
3 v$ c: C1 |% a9 B: M: Z于VCC 层切割时,可于走线层处理(40~80MIL),至电源供应端。/ h$ \  q2 Y  r6 J- O
或BGA 本身的CLOCK、或其它有较大线宽、线距信号顺向走线。
7 z4 R( q: x" H; Z8 t! ~4. 良好的BGA走线及placement,可使BGA自身信号的干扰降至最低。

评分

参与人数 5贡献 +45 收起 理由
gn165625076 + 5 赞一个!
黑驴蹄子 + 10 NICE!
zhangsenzhixing + 10 写的很详细 值得收藏
rickleaf + 10 很给力!
77991338 + 10 支持!顶下

查看全部评分

该用户从未签到

2#
发表于 2012-10-18 21:47 | 只看该作者
顶!貌似见过的文章。

该用户从未签到

3#
 楼主| 发表于 2012-10-19 09:54 | 只看该作者
路过,请顶顶!!!!

评分

参与人数 1贡献 +10 收起 理由
superlish + 10 赞一个!

查看全部评分

该用户从未签到

4#
发表于 2012-10-19 18:15 | 只看该作者
好贴顶起
  • TA的每日心情

    2019-11-19 16:12
  • 签到天数: 1 天

    [LV.1]初来乍到

    5#
    发表于 2013-10-16 08:45 | 只看该作者
    走过路过,没有错过。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-1 14:56 , Processed in 0.093750 second(s), 31 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表