BGA CHIP PLACEMENT AND ROUTING RULE

hlj168

! v* f/ B) i5 L! o, F7 k7 L# J# T
" t9 i' N- l/ B+ DBGA是PCB 上常用的组件，通常CPU、NORTH BRIDGE、SOUTH BRIDGE、
AGP CHIP、CARD BUS CHIP…等，大多是以bga 的型式包装，简言之，80﹪的
高频信号及特殊信号将会由这类型的package 内拉出。因此，如何处理BGA
; m# B* q  R- g) N+ A& P- H5 Xpackage 的走线，对重要信号会有很大的影响。
通常环绕在BGA 附近的小零件，依重要性为优先级可分为几类：
1. by pass
2. clock 终端RC 电路。
3. damping（以串接电阻、排组型式出现；例如memory BUS 信号）
  K- Z; o2 n9 ~) g* [4. EMI RC 电路（以dampin、C、pull height 型式出现；例如USB 信
2 T; Y. A5 O& c号）。
5. 其它特殊电路（依不同的CHIP 所加的特殊电路；例如CPU 的感
2 j- Z# s5 e0 h6 n温电路）。
( O5 q2 Z$ m* \6 |3 a, p3 o5 ?6. 40mil 以下小电源电路组（以C、L、R 等型式出现；此种电路常出
) K4 j1 T2 ^) {/ [- m- @% e现在AGP CHIP or 含AGP 功能之CHIP 附近，透过R、L 分隔出不
同的电源组）。
, [5 x! F  x, U, _3 ~5 f7. pull low R、C。
3 G! |9 L/ t; J* |8. 一般小电路组（以R、C、Q、U 等型式出现；无走线要求）。
( P/ }# `7 @6 K  n# u2 E9. pull height R、RP。
8 t# N! f3 Z1 V# H( _$ E) T- I1-6 项的电路通常是placement 的重点，会排的尽量靠近BGA，是需要特别
处理的。第7 项电路的重要性次之，但也会排的比较靠近BGA。8、9 项为一般
% [# S$ O2 [- M' ^2 Z性的电路，是属于接上既可的信号。
相对于上述BGA 附近的小零件重要性的优先级来说，在ROUTING 上的需
& |# a* R  p" a. \求如下：
1. by pass => 与CHIP 同一面时，直接由CHIP
pin 接至by pass，再由by pass 拉出打via 接plane；与CHIP 不同
面时，可与BGA 的VCC、GND pin 共享同一个via，线长请勿超
越100mil。
2. clock 终端RC 电路 => 有线宽、线距、线长或包GND 等
3 Z- r; p0 {+ S* |4 x0 I需求；走线尽量短，平顺，尽量不跨越VCC 分隔线。
3. damping => 有线宽、线距、线长及分组走线等
2 {* E/ Y! V& d! F/ Z' @需求；走线尽量短，平顺，一组一组走线，不可参杂其它信号。
4. EMI RC 电路 => 有线宽、线距、并行走线、包GND
! E: ^7 |- {" s. g; ]; @等需求；依客户要求完成。
2 W' j+ Q- e- |: C6 U9 J5. 其它特殊电路 => 有线宽、包GND 或走线净空等需
求；依客户要求完成。
6. 40mil 以下小电源电路组 => 有线宽等需求；尽量以表面层完成，将内层空间完整保留给信号线使用，并尽量避免电源信号在
BGA 区上下穿层，造成不必要的干扰。
5 E6 a. H2 X$ r+ L0 z. ]7. pull low R、C => 无特殊要求；走线平顺。
8. 一般小电路组 => 无特殊要求；走线平顺。
; a- p- U) n$ S4 t9. pull height R、RP => 无特殊要求；走线平顺
为了更清楚的说明BGA 零件走线的处理，将以一系列图标说明如下：

A. 将BGA 由中心以十字划分，VIA 分别朝左上、左下、右上、右下方向
打；十字可因走线需要做不对称调整。
B. clock 信号有线宽、线距要求，当其R、C 电路与CHIP 同一面时请尽量
以上图方式处理。
' |2 E1 z% o5 _% p5 \C. USB 信号在R、C 两端请完全并行走线。
8 ^, d$ {. Q! _6 ~. gD. by pass 尽量由CHIP pin 接至by pass 再进入plane。无法接到的by pass
+ c6 k2 O  m0 c$ n5 G+ Q: [) D请就近下plane。
E. BGA 组件的信号，外三圈往外拉，并保持原设定线宽、线距；VIA 可
! T: S3 b: L+ Q3 k: t, j& O在零件实体及3MM placement 禁置区间调整走线顺序，如果走线没有层
面要求，则可以延长而不做限制。内圈往内拉或VIA 打在PIN 与PIN 正
2 ~: Z1 ^/ q% a* ~2 ]: j) z; [! q中间。另外，BGA 的四个角落请尽量以表面层拉出，以减少角落的VIA
数。
8 d" k3 ]. K+ s& H3 H) ^0 E6 GF. BGA 组件的信号，尽量以辐射型态向外拉出；避免在内部回转。
! v9 Y: w1 ^5 E8 S0 ?) i" z1 O
F_2 为BGA 背面by pass 的放置及走线处理。
/ u: v$ Y4 ^9 `! i7 TBy pass 尽量靠近电源pin。
8 t' ]9 d0 Q1 h$ Y- r* H+ Q9 I
F_3 为BGA 区的VIA 在VCC 层所造成的状况
8 C/ h+ v/ B" Z2 n& VTHERMAL VCC 信号在VCC 层的导通状态。
ANTI GND信号在VCC 层的隔开状态。
0 k/ e% P: J) }因BGA 的信号有规则性的引线、打VIA，使得电源的导通较充足。
9 p- h. Y) O5 X
F_4 为BGA 区的VIA 在GND 层所造成的状况
THERMAL GND 信号在GND 层的导通状态。
ANTI VCC信号在GND 层的隔开状态。
: F1 k, S0 K7 n: [! n因BGA 的信号有规则性的引线、打VIA，使得接地的导通较充足。
3 g! v5 _1 z9 J; b
F_5 为BGA 区的Placement 及走线建议图
, M3 a0 c7 J# A! }9 W  T
/ r1 Q7 }/ B. ^! A* _  x+ N  J以上所做的BGA 走线建议，其作用在于：
/ u, M  U, j' x1. 有规则的引线有益于特殊信号的处理，使得除表层外，其余走线层
) n. i( \  ]2 p- S& z皆可以所要求的线宽、线距完成。
9 B+ L  E/ ]  C, L( Z, X+ Y2. BGA 内部的VCC、GND 会因此而有较佳的导通性。
3. BGA 中心的十字划分线可用于；当BGA 内部电源一种以上且不易
" ^. E" N( V  o, c- |9 `: Q于VCC 层切割时，可于走线层处理（40~80MIL），至电源供应端。
或BGA 本身的CLOCK、或其它有较大线宽、线距信号顺向走线。
4. 良好的BGA走线及placement，可使BGA自身信号的干扰降至最低。

tjukb

顶！貌似见过的文章。

hlj168

路过，请顶顶！！！！

传说影I

好贴顶起

xiaoyangren

走过路过，没有错过。

Jessica2014

很给力！