|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 hlj168 于 2012-10-19 10:05 编辑 + Z W5 U1 h5 t6 E
& U7 d; O; O( L# K/ @
BGA是PCB 上常用的组件,通常CPU、NORTH BRIDGE、SOUTH BRIDGE、2 K7 D1 s* ?4 w/ b, x! L2 f! `
AGP CHIP、CARD BUS CHIP…等,大多是以bga 的型式包装,简言之,80﹪的
! E. D; y& `9 b9 d: j高频信号及特殊信号将会由这类型的package 内拉出。因此,如何处理BGA+ c' ^) b8 X0 v8 P; [
package 的走线,对重要信号会有很大的影响。
/ h2 o7 ]3 I' F5 k- e6 Q通常环绕在BGA 附近的小零件,依重要性为优先级可分为几类:
; I5 U' O& p, Q0 L1. by pass* y$ l& V, q4 e6 k" M8 {
2. clock 终端RC 电路。
# P7 M: U; e: m8 g3. damping(以串接电阻、排组型式出现;例如memory BUS 信号)
1 m; f" {4 b" x( N9 |' @4. EMI RC 电路(以dampin、C、pull height 型式出现;例如USB 信
! d0 V, [8 d3 ~+ I0 k; V0 w号)。
: r( ]' N3 [) k7 M& C0 Y: Z5. 其它特殊电路(依不同的CHIP 所加的特殊电路;例如CPU 的感
2 Q8 R; D% K* G: |温电路)。( D6 K( p" N- ^
6. 40mil 以下小电源电路组(以C、L、R 等型式出现;此种电路常出
8 T$ u8 n8 m! h7 ^* E; @现在AGP CHIP or 含AGP 功能之CHIP 附近,透过R、L 分隔出不
) d) t6 j) {. J+ |' A$ P5 x同的电源组)。; p* T0 M1 t- b2 U) Y/ n2 \
7. pull low R、C。$ X, I# g1 v B5 W8 ?
8. 一般小电路组(以R、C、Q、U 等型式出现;无走线要求)。1 @6 G* ~, I0 K' ^: M3 \* [
9. pull height R、RP。 }5 v0 {% P) }3 I
1-6 项的电路通常是placement 的重点,会排的尽量靠近BGA,是需要特别% D: ]% }. y$ d/ K
处理的。第7 项电路的重要性次之,但也会排的比较靠近BGA。8、9 项为一般2 l/ I* l/ E5 ~( u. z" z2 @
性的电路,是属于接上既可的信号。
$ x; L) h J. O相对于上述BGA 附近的小零件重要性的优先级来说,在ROUTING 上的需
, d8 W! Q1 y2 `; @( _求如下:
5 S& H7 H" M# R" r& i m) ?8 ^1. by pass => 与CHIP 同一面时,直接由CHIP2 g9 p& O$ m- u5 J% X1 `7 W/ p
pin 接至by pass,再由by pass 拉出打via 接plane;与CHIP 不同
5 u- r8 p+ }% }$ z* l面时,可与BGA 的VCC、GND pin 共享同一个via,线长请勿超
/ q, r7 e; q2 |9 h n$ e0 d越100mil。$ L3 ?! s( N* U6 B
2. clock 终端RC 电路 => 有线宽、线距、线长或包GND 等: T( z/ f; @( ^1 m1 Q% d2 h
需求;走线尽量短,平顺,尽量不跨越VCC 分隔线。2 P/ H/ @9 f- Z O" U3 M; |/ l- y
3. damping => 有线宽、线距、线长及分组走线等) h. P- D2 i4 y' k; h# l
需求;走线尽量短,平顺,一组一组走线,不可参杂其它信号。
4 r; S" q$ X+ R4. EMI RC 电路 => 有线宽、线距、并行走线、包GND
1 E! S% \6 A m" E7 \等需求;依客户要求完成。0 B8 [" K& K$ m
5. 其它特殊电路 => 有线宽、包GND 或走线净空等需
! e' y* I% n3 r" J2 q3 D0 r求;依客户要求完成。, u5 |5 Z7 K8 E
6. 40mil 以下小电源电路组 => 有线宽等需求;尽量以表面层完成,将内层空间完整保留给信号线使用,并尽量避免电源信号在. [6 @4 h0 F/ n- I: y
BGA 区上下穿层,造成不必要的干扰。
/ X% t; q- a. B( U+ e, r$ n! j7. pull low R、C => 无特殊要求;走线平顺。3 ?/ h$ ]0 i9 g: l& L; {
8. 一般小电路组 => 无特殊要求;走线平顺。
e3 \9 @9 U) k. F9. pull height R、RP => 无特殊要求;走线平顺
5 b$ S' y4 U% ^5 q0 a' {/ h7 S为了更清楚的说明BGA 零件走线的处理,将以一系列图标说明如下:
$ J D+ m' n. B. w$ l3 o6 l t8 ~. u1 v
/ D; r# l r1 v& [6 VA. 将BGA 由中心以十字划分,VIA 分别朝左上、左下、右上、右下方向
- B( Z0 L- ]! @9 R9 S5 Q2 N打;十字可因走线需要做不对称调整。
4 z# I3 k6 Z4 z' gB. clock 信号有线宽、线距要求,当其R、C 电路与CHIP 同一面时请尽量
& u- @' |; m4 z3 ^以上图方式处理。! e6 {% P G" `% ^5 \
C. USB 信号在R、C 两端请完全并行走线。
8 r& Y" Q2 \; G& P' T* eD. by pass 尽量由CHIP pin 接至by pass 再进入plane。无法接到的by pass# J( ~1 U5 r, R' i9 _' C( L
请就近下plane。# J' ^9 i8 Y% A3 A H7 j# i* A5 F' e3 [
E. BGA 组件的信号,外三圈往外拉,并保持原设定线宽、线距;VIA 可* K! l/ W9 h! B9 Q; F ~. W
在零件实体及3MM placement 禁置区间调整走线顺序,如果走线没有层
9 v; x5 n) d: ^+ T) n面要求,则可以延长而不做限制。内圈往内拉或VIA 打在PIN 与PIN 正0 |+ y5 S! J( g8 f. J; a
中间。另外,BGA 的四个角落请尽量以表面层拉出,以减少角落的VIA. q: @, f6 \& x
数。# r _, E4 \0 I7 k( E- K
F. BGA 组件的信号,尽量以辐射型态向外拉出;避免在内部回转。0 H" ?( C" }( j0 E6 L( C3 h
l* D0 Z% X/ G
F_2 为BGA 背面by pass 的放置及走线处理。5 \0 a( P9 l" P H
By pass 尽量靠近电源pin。
+ K. P7 U7 k6 ^6 x/ j5 M# Q+ M8 {
7 W- q1 O2 K4 pF_3 为BGA 区的VIA 在VCC 层所造成的状况
# L3 I: b& t. W7 }3 K$ ]' r7 ^4 tTHERMAL VCC 信号在VCC 层的导通状态。
3 y5 U+ W, [, i5 Q% R2 BANTI GND信号在VCC 层的隔开状态。# ~/ W8 ~2 ~: \ {" ]* T7 }
因BGA 的信号有规则性的引线、打VIA,使得电源的导通较充足。- t3 X9 l# T; t" P
, T! Z+ O" s& T1 _+ Y
F_4 为BGA 区的VIA 在GND 层所造成的状况
& r, x- z5 {2 M+ |THERMAL GND 信号在GND 层的导通状态。' C, D/ p% N4 f# A
ANTI VCC信号在GND 层的隔开状态。
& B* H9 |* o: T/ `因BGA 的信号有规则性的引线、打VIA,使得接地的导通较充足。
" S3 T. X* W# X: y# d8 a9 g
2 X! Z8 d! T* o: O
F_5 为BGA 区的Placement 及走线建议图
( r- [) s1 Q9 C# e. O
* b6 P) j( x; v以上所做的BGA 走线建议,其作用在于:
# l( ~1 O5 ^) Y1. 有规则的引线有益于特殊信号的处理,使得除表层外,其余走线层8 e) ~7 N8 }" p+ |2 F2 C3 b; B
皆可以所要求的线宽、线距完成。
3 p! k. f8 h0 h% j2. BGA 内部的VCC、GND 会因此而有较佳的导通性。
0 x h# l/ ?) j2 T3. BGA 中心的十字划分线可用于;当BGA 内部电源一种以上且不易
, G7 X8 @* v. D1 T/ s& r0 ^于VCC 层切割时,可于走线层处理(40~80MIL),至电源供应端。/ s; g, c2 L9 [5 o8 G5 g
或BGA 本身的CLOCK、或其它有较大线宽、线距信号顺向走线。* E; p% i# s7 q3 P9 G; {
4. 良好的BGA走线及placement,可使BGA自身信号的干扰降至最低。 |
评分
-
查看全部评分
|