请教时钟线上高频滤波电容和电阻的选择

路人丙

请教时钟线上高频滤波电容的选择：我本人手头上现在有块板主CPU时钟是60M的，还有2个PHY的时钟是25M，PHY还有接受时钟和发送时钟（可以是2.5M，25M和125M的，分别对应的速度是10M/100M/1000M的网络传输），我们做IEMI测试发现是125M，250M，375M，500M，675M几个点超标，明显是125M出了问题，CPU用的60M有源晶体，2个PHY公用一个25M的有源晶体，请问高手我在这里主要时钟线上该怎么样匹配电阻和电容（原来只是始端串接22，我试过33，50，100，330的电阻但是效果不是很好），主要的时钟线有CPU-60M，PHY-25M，PHY0-TXC，PHY0-RXC，PHY1-TXC，PHY1-RXC，电容的计算公式是怎么样的呢？是f=1/2π*根号下LC的吗？电阻是要仿真得出的，有比较好的经验直吗？我是这样匹配的，时钟线两边有串接电阻，靠近晶体的电阻接电容，这样匹配合适吗？电阻电容直是怎么样的公式确定的呢？比如我想把125M的滤波掉，怎么样确定电容直呢，用哪个公式计算呢？还有电阻呢？请大家指教，谢谢！！！！！！！

libsuo

你讲的好乱，贴图上来大家帮你分析吧。原理图的对应部分就可以了，方便就把PCB部分的也贴上来。

路人丙

谢谢斑竹的热心回帖，贴图如下：

路人丙

2个PHY的发送和接受时钟

9 V1 [7 n# h' }3 N! ^, Z* T
, x8 ]0 i% N% W# S2 c2个PHY公共的主时钟25M
- B$ t0 I8 L: v9 v- W
; Q6 d" {. ^6 ?# W7 n* h0 G


+ p) q. Z7 |/ @3 l# E9 H :你用的一驱动多网络，比较不合适，可以考虑用一个时钟buffer,这样设计不能保证芯片接收端的信号质量，你可以提供PHY20M接受端的时钟信号。
8 X: j) [, o; ^8 s
×××××××××××××××××25M的电源滤波×××××××××××××××××

" O$ u, {$ P4 y7 A' J; ^增加100n的试试，感觉你的时钟处理比较简单。你再测试一下3.3V的电源汶波，时钟芯片通常做派滤波，要不你更换一个25M的时钟晶振。
( C3 c3 n- Z, c' Y: ?
3 q3 y& u1 {" H/ p! k+ b

**************************************************************************************
& n" u" f  \/ d$ O' E0 P
/ J4 s; y" w, e' o[ 本帖最后由 liqiangln 于 2008-7-22 09:15 编辑 ]

路人丙

2颗PHY，每个有主时钟，发送时钟，接受时钟，对应白色线：


3 @% b' P' j( {3 N% lPHY的主时钟25M，可以是CPU提供，也可以是25M的晶体提供：

CPU的主时钟60M的，串接的电阻是22的：

路人丙

还有个DDR的时钟每根的时钟是150M的，串接的是22的电阻：
) T! F. \7 U" Y" V
3 L7 r  S  W) C( @. F% ?$ }7 j. ^7 mEMI测试的10M，100M，1000M结果如下：

/ L! D: L  m0 ?: S& c

' h# t4 Y2 S: h+ }) Y9 X

/ t/ ?- K/ b3 O0 }  ^
+ K. L% k" N$ ~5 u# f% D请各位有空余时间的话 ，帮忙看下，分析下啊！！！！！谢谢！！！！！！

liqiangln

25M PHY时钟设计不是很好，可以考虑增加时钟buffer,现在的设计不能保证PHY端的信号质量，比如说上升沿的要求，可以提供测试波形！

liqiangln

过class A或者class B 的时钟，你让他们把25M包括进来，感觉你的25M就有问题。

/ t9 W! I8 Q! ?( R6 F6 I你的25M时钟走线，在分叉处走的是直角，并且在分叉处没有端接电阻，要知道，如果走线一分叉，阻抗要不连续，引起的反射就较大：解决方法，你可以在PHY的25M接受端下拉RC端接。

CPU输出的25M时钟不要给PHY用，不能保证精度和jitter.
' k) P0 M& }  u7 b( T
你还是先从25M下手。（125M只是你25M生成的，一般不会出问题，如果出问题，只能说明你在网口处的接地不是很好（EMI不到位））

liqiangln

×××××××××××××××××25M的电源滤波×××××××××××××××××
- u3 c- I- t5 w2 |* q; o" L4 o3 N9 P5 q9 G1 w0 {  FEDA365论坛
. V6 X! Z3 n5 H( e( t$ e+ G: W7 m7 e1 B+ ~, _* C5 M# KPCB论坛网站增加100n的试试，感觉你的时钟处理比较简单。你再测试一下3.3V的电源汶波，时钟芯片通常做派滤波，要不你更换一个25M的时钟晶振。. s0 s8 U:

路人丙

非常感谢楼上的高手的热心回帖！！！请问这里提到的增加时钟buffer是怎么回事，具体是怎么样的做呢？可以提供测试波形是什么呢？能说明白点吗？谢谢！！！：
8 n% Q7 E# R9 H) Y$ g
: j' w+ S- a7 x3 n+ R这里说的加100N的上接地电容吗？具体的计算公式是用哪个呢？，谢谢！！！！！
. A7 E' {; z' L! F4 C/ v; l
: u8 J  P) {3 v! _7 y6 n3 {

liqiangln

非常感谢楼上的高手的热心回帖！！！请问这里提到的增加时钟buffer是怎么回事，具体是怎么样的做呢？可以提供测试波形是什么呢？能说明白点吗？谢谢！！！

3 l' d; k% q" g5 j2 V： buffer就是时钟驱动器的意思，可以是1驱动2路段意思
' Y" ?! v) z' }6 Q7 ]7 v! L  P
波形：你 要拿示波器测量PHY接受端的25M的信号质量，看看时候正常。

liqiangln

！

这里说的加100N的上接地电容吗：我是说需要增加一些高频电容 100nf（或者10nf）的意思，计算公式 你可以在网上找到，但是经验值，可以考虑增加派形滤波，就是中间要串磁珠的设计，具体上网找。

liqiangln

正如楼主所说应该是千兆时钟线(125M)引起的.如果是25M导致,那么它的三阶和五阶应该都会有很明显的尖峰,但是没有：
class A 和class B 的其实扫面频率是30M。不包括25M