找回密码
 注册
关于网站域名变更的通知
查看: 7216|回复: 21
打印 上一主题 下一主题

请教时钟线上高频滤波电容和电阻的选择

  [复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2008-7-20 19:18 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
请教时钟线上高频滤波电容的选择:我本人手头上现在有块板主CPU时钟是60M的,还有2个PHY的时钟是25M,PHY还有接受时钟和发送时钟(可以是2.5M,25M和125M的,分别对应的速度是10M/100M/1000M的网络传输),我们做IEMI测试发现是125M,250M,375M,500M,675M几个点超标,明显是125M出了问题,CPU用的60M有源晶体,2个PHY公用一个25M的有源晶体,请问高手我在这里主要时钟线上该怎么样匹配电阻和电容(原来只是始端串接22,我试过33,50,100,330的电阻但是效果不是很好),主要的时钟线有CPU-60M,PHY-25M,PHY0-TXC,PHY0-RXC,PHY1-TXC,PHY1-RXC,电容的计算公式是怎么样的呢?是f=1/2π*根号下LC的吗?电阻是要仿真得出的,有比较好的经验直吗?我是这样匹配的,时钟线两边有串接电阻,靠近晶体的电阻接电容,这样匹配合适吗?电阻电容直是怎么样的公式确定的呢?比如我想把125M的滤波掉,怎么样确定电容直呢,用哪个公式计算呢?还有电阻呢?请大家指教,谢谢!!!!!!!

该用户从未签到

2#
发表于 2008-7-21 10:12 | 只看该作者
你讲的好乱,贴图上来大家帮你分析吧。原理图的对应部分就可以了,方便就把PCB部分的也贴上来。
头像被屏蔽

该用户从未签到

3#
发表于 2008-7-21 13:34 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

该用户从未签到

4#
 楼主| 发表于 2008-7-21 13:43 | 只看该作者

谢谢斑竹的热心回帖,贴图如下

谢谢斑竹的热心回帖,贴图如下:& M2 [6 w$ I3 t
0 g) A4 M( U9 N; K* Y! a

6 x9 P* d/ T) t9 V

CPU-CLK(60M).jpg (33.13 KB, 下载次数: 9)

CPU-CLK(60M).jpg

该用户从未签到

5#
 楼主| 发表于 2008-7-21 13:46 | 只看该作者

PHY的

2个PHY的发送和接受时钟
  {1 K; r$ o* p0 {/ v! |
$ A3 [" O9 y5 |3 _5 R
2 r! I1 V6 o' l2个PHY公共的主时钟25M0 Q4 P& s1 F% x3 u( s; c9 ?" s
( Q  I& S, g# b

7 M6 ^  t0 e9 {; b: t# r% L7 z
8 f6 T' X+ Z: @: r. R' A7 ~3 J( n
:你用的一驱动多网络,比较不合适,可以考虑用一个时钟buffer,这样设计不能保证芯片接收端的信号质量,你可以提供PHY20M接受端的时钟信号。
+ a/ e0 O3 n4 H% a' T& j" B' b' \1 \1 x, x; P: m9 t
×××××××××××××××××25M的电源滤波×××××××××××××××××
- y# Q, v( o1 ^, p
. z# @1 w# X& _, k增加100n的试试,感觉你的时钟处理比较简单。你再测试一下3.3V的电源汶波,时钟芯片通常做派滤波,要不你更换一个25M的时钟晶振。
; o8 z! g: W' y5 N% U5 f6 D0 U, r+ A7 K* w+ @# z1 y5 l
; X, O* ~2 {( Y; H
4 X( J$ G1 t( z* C  I* S
**************************************************************************************
$ _# ?, K8 Q" D/ ~5 u" k, V- d: S% l+ Z2 `& W" N7 M+ {6 g1 G
[ 本帖最后由 liqiangln 于 2008-7-22 09:15 编辑 ]

PHY0.jpg (87.8 KB, 下载次数: 0)

PHY0.jpg

phy-clk(25M).jpg (42.23 KB, 下载次数: 0)

phy-clk(25M).jpg

该用户从未签到

6#
 楼主| 发表于 2008-7-21 14:53 | 只看该作者

PCB上主要时钟线图片


2 t7 e- T2 z3 P) B2颗PHY,每个有主时钟,发送时钟,接受时钟,对应白色线:& }' s4 v# L, l0 r, J- [2 k
5 W+ g7 g4 ~5 g- ~
* `2 T' B5 W! @
PHY的主时钟25M,可以是CPU提供,也可以是25M的晶体提供:
" ~8 P0 ]( v7 L5 T4 U7 R % a5 L, y  P% _4 x
CPU的主时钟60M的,串接的电阻是22的:

CPU-CLK(60M)串接的是22的电阻.jpg (67.2 KB, 下载次数: 5)

CPU-CLK(60M)串接的是22的电阻.jpg

该用户从未签到

7#
 楼主| 发表于 2008-7-21 15:04 | 只看该作者

还有个DDR的时钟每根的时钟是150M的

还有个DDR的时钟每根的时钟是150M的,串接的是22的电阻:
: A* Z0 E) U: F. z+ a3 E) k0 g- J$ d 8 S, C* e% j" V* e8 R& Y$ g
EMI测试的10M,100M,1000M结果如下:7 g! Q' Q2 T1 R

1 O/ ]- _" o: o " x) L1 H  h6 U! b) l2 }2 c2 Q, v$ c

8 R( s! q+ L) y/ I- E. Y; _
  n. u  @3 Z6 j& z- J, d9 Z+ l & F1 ?3 S! w- t& n( z9 u
7 {0 Y( }  F! g3 o# k
请各位有空余时间的话 ,帮忙看下,分析下啊!!!!!谢谢!!!!!!

该用户从未签到

8#
发表于 2008-7-22 09:05 | 只看该作者

25M PHY时钟设计不是很好,可以考虑增加时钟buffer,现在的设计不能保证PHY端的信号质量,比如说上升沿的要求,可以提供测试波形!

该用户从未签到

9#
发表于 2008-7-22 09:12 | 只看该作者

过class A或者class B 的时钟,你让他们把25M包括进来,感觉你的25M就有问题。  ]6 {1 |, {4 v" P

2 O7 t2 g* G! R& @, ?你的25M时钟走线,在分叉处走的是直角,并且在分叉处没有端接电阻,要知道,如果走线一分叉,阻抗要不连续,引起的反射就较大:解决方法,你可以在PHY的25M接受端下拉RC端接。
5 M% O, X4 g' \! f0 a8 X1 a$ b+ E6 |' P2 D9 v" p- D/ h
CPU输出的25M时钟不要给PHY用,不能保证精度和jitter.
3 D6 s! P' c9 O$ C) e# S
. B; {. M1 p4 F4 G6 _你还是先从25M下手。(125M只是你25M生成的,一般不会出问题,如果出问题,只能说明你在网口处的接地不是很好(EMI不到位))

该用户从未签到

10#
发表于 2008-7-22 09:16 | 只看该作者
×××××××××××××××××25M的电源滤波×××××××××××××××××
5 q* h9 |( {, l  E- f) R* q; o" L4 o3 N9 P5 q9 G1 w0 {  FEDA365论坛# B& S' z" d/ a
7 e1 B+ ~, _* C5 M# KPCB论坛网站增加100n的试试,感觉你的时钟处理比较简单。你再测试一下3.3V的电源汶波,时钟芯片通常做派滤波,要不你更换一个25M的时钟晶振。. s0 s8 U:

该用户从未签到

11#
 楼主| 发表于 2008-7-22 11:27 | 只看该作者

非常感谢楼上的高手的热心回帖!!!

非常感谢楼上的高手的热心回帖!!!请问这里提到的增加时钟buffer是怎么回事,具体是怎么样的做呢?可以提供测试波形是什么呢?能说明白点吗?谢谢!!!:- D6 \5 p7 F! _( `7 s9 t+ t
: e& _; W4 ?+ p+ K0 {& L3 b3 r; K
这里说的加100N的上接地电容吗?具体的计算公式是用哪个呢?,谢谢!!!!!; e  N1 \/ n. I% v

5 r1 I8 ]& S- H7 h8 D

该用户从未签到

12#
发表于 2008-7-22 12:07 | 只看该作者

非常感谢楼上的高手的热心回帖!!!请问这里提到的增加时钟buffer是怎么回事,具体是怎么样的做呢?可以提供测试波形是什么呢?能说明白点吗?谢谢!!!
$ h: L5 B; K% [/ V+ Z$ m5 Z' D. X* D0 M
: buffer就是时钟驱动器的意思,可以是1驱动2路段意思
& k# Y2 ~/ T' `3 S
' v& u9 E( B% h9 C波形:你 要拿示波器测量PHY接受端的25M的信号质量,看看时候正常。

该用户从未签到

13#
发表于 2008-7-22 12:09 | 只看该作者
' i* \1 j. I" @: Z

' k3 Y) d3 X7 P# d这里说的加100N的上接地电容吗:我是说需要增加一些高频电容 100nf(或者10nf)的意思,计算公式 你可以在网上找到,但是经验值,可以考虑增加派形滤波,就是中间要串磁珠的设计,具体上网找。
头像被屏蔽

该用户从未签到

14#
发表于 2008-7-24 13:41 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

该用户从未签到

15#
发表于 2008-7-24 22:50 | 只看该作者
正如楼主所说应该是千兆时钟线(125M)引起的.如果是25M导致,那么它的三阶和五阶应该都会有很明显的尖峰,但是没有:
3 O% t2 F6 G( Zclass A 和class B 的其实扫面频率是30M。不包括25M
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-9 14:59 , Processed in 0.156250 second(s), 29 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表