找回密码
 注册
关于网站域名变更的通知
查看: 7218|回复: 21
打印 上一主题 下一主题

请教时钟线上高频滤波电容和电阻的选择

  [复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2008-7-20 19:18 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
请教时钟线上高频滤波电容的选择:我本人手头上现在有块板主CPU时钟是60M的,还有2个PHY的时钟是25M,PHY还有接受时钟和发送时钟(可以是2.5M,25M和125M的,分别对应的速度是10M/100M/1000M的网络传输),我们做IEMI测试发现是125M,250M,375M,500M,675M几个点超标,明显是125M出了问题,CPU用的60M有源晶体,2个PHY公用一个25M的有源晶体,请问高手我在这里主要时钟线上该怎么样匹配电阻和电容(原来只是始端串接22,我试过33,50,100,330的电阻但是效果不是很好),主要的时钟线有CPU-60M,PHY-25M,PHY0-TXC,PHY0-RXC,PHY1-TXC,PHY1-RXC,电容的计算公式是怎么样的呢?是f=1/2π*根号下LC的吗?电阻是要仿真得出的,有比较好的经验直吗?我是这样匹配的,时钟线两边有串接电阻,靠近晶体的电阻接电容,这样匹配合适吗?电阻电容直是怎么样的公式确定的呢?比如我想把125M的滤波掉,怎么样确定电容直呢,用哪个公式计算呢?还有电阻呢?请大家指教,谢谢!!!!!!!

该用户从未签到

2#
发表于 2008-7-21 10:12 | 只看该作者
你讲的好乱,贴图上来大家帮你分析吧。原理图的对应部分就可以了,方便就把PCB部分的也贴上来。
头像被屏蔽

该用户从未签到

3#
发表于 2008-7-21 13:34 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

该用户从未签到

4#
 楼主| 发表于 2008-7-21 13:43 | 只看该作者

谢谢斑竹的热心回帖,贴图如下

谢谢斑竹的热心回帖,贴图如下:0 p. e# k1 s+ k' H' O
  p, k2 D  E; s; j. F
2 V' ^$ t* G+ V9 p

CPU-CLK(60M).jpg (33.13 KB, 下载次数: 9)

CPU-CLK(60M).jpg

该用户从未签到

5#
 楼主| 发表于 2008-7-21 13:46 | 只看该作者

PHY的

2个PHY的发送和接受时钟3 L7 `( j% F7 `1 P! q

9 V1 [7 n# h' }3 N! ^, Z* T
, x8 ]0 i% N% W# S2 c2个PHY公共的主时钟25M
- B$ t0 I8 L: v9 v- W
; Q6 d" {. ^6 ?# W7 n* h0 G5 M( `5 E7 L. ?+ n. P- y
( }0 w0 E3 M4 \9 x0 n

+ p) q. Z7 |/ @3 l# E9 H :你用的一驱动多网络,比较不合适,可以考虑用一个时钟buffer,这样设计不能保证芯片接收端的信号质量,你可以提供PHY20M接受端的时钟信号。
8 X: j) [, o; ^8 s$ a0 Y5 @. V* Y" h
×××××××××××××××××25M的电源滤波×××××××××××××××××2 Q3 e# m& @; R2 t- o  W& y9 ]/ |2 E

" O$ u, {$ P4 y7 A' J; ^增加100n的试试,感觉你的时钟处理比较简单。你再测试一下3.3V的电源汶波,时钟芯片通常做派滤波,要不你更换一个25M的时钟晶振。
( C3 c3 n- Z, c' Y: ?
3 q3 y& u1 {" H/ p! k+ b8 G  h7 [3 T0 a8 e( ~+ w  ]
! |/ ?$ H4 y% {; Z+ f  M; }
**************************************************************************************
& n" u" f  \/ d$ O' E0 P
/ J4 s; y" w, e' o[ 本帖最后由 liqiangln 于 2008-7-22 09:15 编辑 ]

PHY0.jpg (87.8 KB, 下载次数: 0)

PHY0.jpg

phy-clk(25M).jpg (42.23 KB, 下载次数: 0)

phy-clk(25M).jpg

该用户从未签到

6#
 楼主| 发表于 2008-7-21 14:53 | 只看该作者

PCB上主要时钟线图片

, n1 k) s/ g9 x2 P8 Z
2颗PHY,每个有主时钟,发送时钟,接受时钟,对应白色线:. ?4 w6 R# l0 t
7 Z& `1 ?) e# t

3 @% b' P' j( {3 N% lPHY的主时钟25M,可以是CPU提供,也可以是25M的晶体提供:% @6 p$ _9 T; A
: n6 a4 u. U/ W* y4 q% L. V  ~) A: P
CPU的主时钟60M的,串接的电阻是22的:

CPU-CLK(60M)串接的是22的电阻.jpg (67.2 KB, 下载次数: 5)

CPU-CLK(60M)串接的是22的电阻.jpg

该用户从未签到

7#
 楼主| 发表于 2008-7-21 15:04 | 只看该作者

还有个DDR的时钟每根的时钟是150M的

还有个DDR的时钟每根的时钟是150M的,串接的是22的电阻:
) T! F. \7 U" Y" V
3 L7 r  S  W) C( @. F% ?$ }7 j. ^7 mEMI测试的10M,100M,1000M结果如下:0 c# }9 v7 R8 N" W5 J/ A

/ L! D: L  m0 ?: S& c   i  A/ M) A( t0 s" ]4 X3 j& f  u

' h# t4 Y2 S: h+ }) Y9 X , L0 q7 t0 T, T: C" F

/ t/ ?- K/ b3 O0 }  ^
+ K. L% k" N$ ~5 u# f% D请各位有空余时间的话 ,帮忙看下,分析下啊!!!!!谢谢!!!!!!

该用户从未签到

8#
发表于 2008-7-22 09:05 | 只看该作者

25M PHY时钟设计不是很好,可以考虑增加时钟buffer,现在的设计不能保证PHY端的信号质量,比如说上升沿的要求,可以提供测试波形!

该用户从未签到

9#
发表于 2008-7-22 09:12 | 只看该作者

过class A或者class B 的时钟,你让他们把25M包括进来,感觉你的25M就有问题。' @# Y8 R8 ?: ~9 t4 l

/ t9 W! I8 Q! ?( R6 F6 I你的25M时钟走线,在分叉处走的是直角,并且在分叉处没有端接电阻,要知道,如果走线一分叉,阻抗要不连续,引起的反射就较大:解决方法,你可以在PHY的25M接受端下拉RC端接。$ K* c  }; e9 [
4 Z: b& `. g* u& y5 w
CPU输出的25M时钟不要给PHY用,不能保证精度和jitter.
' k) P0 M& }  u7 b( T6 s4 m, E7 }7 Q( k, F
你还是先从25M下手。(125M只是你25M生成的,一般不会出问题,如果出问题,只能说明你在网口处的接地不是很好(EMI不到位))

该用户从未签到

10#
发表于 2008-7-22 09:16 | 只看该作者
×××××××××××××××××25M的电源滤波×××××××××××××××××
- u3 c- I- t5 w2 |* q; o" L4 o3 N9 P5 q9 G1 w0 {  FEDA365论坛
. V6 X! Z3 n5 H( e( t$ e+ G: W7 m7 e1 B+ ~, _* C5 M# KPCB论坛网站增加100n的试试,感觉你的时钟处理比较简单。你再测试一下3.3V的电源汶波,时钟芯片通常做派滤波,要不你更换一个25M的时钟晶振。. s0 s8 U:

该用户从未签到

11#
 楼主| 发表于 2008-7-22 11:27 | 只看该作者

非常感谢楼上的高手的热心回帖!!!

非常感谢楼上的高手的热心回帖!!!请问这里提到的增加时钟buffer是怎么回事,具体是怎么样的做呢?可以提供测试波形是什么呢?能说明白点吗?谢谢!!!:
8 n% Q7 E# R9 H) Y$ g
: j' w+ S- a7 x3 n+ R这里说的加100N的上接地电容吗?具体的计算公式是用哪个呢?,谢谢!!!!!
. A7 E' {; z' L! F4 C/ v; l
: u8 J  P) {3 v! _7 y6 n3 {

该用户从未签到

12#
发表于 2008-7-22 12:07 | 只看该作者

非常感谢楼上的高手的热心回帖!!!请问这里提到的增加时钟buffer是怎么回事,具体是怎么样的做呢?可以提供测试波形是什么呢?能说明白点吗?谢谢!!!  O! ^& `% I) Y9 M0 v! ]& w

3 l' d; k% q" g5 j2 V: buffer就是时钟驱动器的意思,可以是1驱动2路段意思
' Y" ?! v) z' }6 Q7 ]7 v! L  P  E& {( Y1 F) o7 C1 _+ j4 x
波形:你 要拿示波器测量PHY接受端的25M的信号质量,看看时候正常。

该用户从未签到

13#
发表于 2008-7-22 12:09 | 只看该作者
4 ]( z2 @! c9 T9 v2 n0 K
0 u7 L8 S' p9 c( h
这里说的加100N的上接地电容吗:我是说需要增加一些高频电容 100nf(或者10nf)的意思,计算公式 你可以在网上找到,但是经验值,可以考虑增加派形滤波,就是中间要串磁珠的设计,具体上网找。
头像被屏蔽

该用户从未签到

14#
发表于 2008-7-24 13:41 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

该用户从未签到

15#
发表于 2008-7-24 22:50 | 只看该作者
正如楼主所说应该是千兆时钟线(125M)引起的.如果是25M导致,那么它的三阶和五阶应该都会有很明显的尖峰,但是没有:7 ?9 j1 R+ R9 U/ P6 n
class A 和class B 的其实扫面频率是30M。不包括25M
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-9 17:32 , Processed in 0.156250 second(s), 28 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表