关于place_bound和assembly

在水一方@羽球

各位前辈指点，cadence中place bound top 和assemly top,这两个层面各起到什么作用的？？对于布局，出厂的定位。。。？

maoying

place bound top ，这个是器件的大小，在很多情况下要比器件实际尺寸大。并且能够设置器件高度。
assemly top   是器件的实际尺寸，严格按照datasheet做。

在水一方@羽球

maoying 发表于 2012-9-25 09:55
place bound top ，这个是器件的大小，在很多情况下要比器件实际尺寸大。并且能够设置器件高度。
5 _$ V7 j* _; ]$ q2 v# d1 w' yassemly  ...

这两个东西是在哪能用到？是我在布局是会看这个，还说厂商定位什么的要用到？？谢谢了

zhangjunxuan21

小弟来回答一下
* L  F2 p, o) o5 O7 t& Yplace bound top  能够设置器件高度，通常用来防止两个器件叠在一起，画了这层会报drc错误
* R' M* [1 J" V7 V- o, tassemly top   正如2楼所说是器件的实际尺寸，严格按照datasheet做，板子实在没空间的时候叠丝印可以开起来做参考 布局的时候也可以做参考 基本上来说嘛是出于可制造性来考虑这两个层面的用途的

李秀芳

呵呵，学习了

maoying

在水一方@羽球 发表于 2012-9-25 10:04
  x3 e" ?8 V% L* V; x/ G' j4 [, [这两个东西是在哪能用到？是我在布局是会看这个，还说厂商定位什么的要用到？？谢谢了

5 g! G8 Q8 W+ x: U$ J6 S这两个属性一般在做器件封装时候就是做好的。在allrgo中做布局时需要看布局的需求有没有高度、间距、焊接工艺难度、器件密集度等因素。比如如果密集度过大，在考虑焊接工艺难度的时候是否可以在查看assembly的区域能够再紧凑点之类的。

lumia

学习了~