找回密码
 注册
关于网站域名变更的通知
查看: 368|回复: 5
打印 上一主题 下一主题

关于锁相环芯片的外部环路滤波电路的问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
 楼主| 发表于 2024-9-23 11:24 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
锁相环芯片的外部环路滤波电路接在了CPOUT管脚,手册上推荐该滤波电路需要靠近管脚放置,想请教一下,外部环路滤波电路如果不靠近CPOUT管脚放置,会有什么影响吗?

该用户从未签到

2#
发表于 2024-9-23 12:44 | 只看该作者
本帖最后由 超級狗 于 2024-9-23 12:56 编辑
. K9 n0 e! a% M1 H9 q+ N6 \0 J( \% Y  p, b. g* ]/ P
CPOUT
* V4 p4 ~9 W2 s" e* v4 ?
Charge-Pump Output. Connect a PLL loop filter as a shunt C and a shunt combination of series R and C.  ~4 c! _$ u. T& E2 a
! ~8 x7 v8 }7 w/ I- H5 u7 B
4 }2 O8 Y% O- @4 O8 w( u

该用户从未签到

3#
发表于 2024-9-23 12:50 | 只看该作者
踢哀TI)E2E 論壇
8 r5 b! U  m; R. _" E( qAs for the CPout pin, this is the charge pump output which can range from 0 to 2.5V, as it is powered by a 2.5V regulator. If this voltage falls below 0.5 V or goes above 2.0 V, then the Vtune lock detect will consider this unlocked. When the VCO is calibrated, this targes a voltage of around 1.2 volts, but this voltage can "tune" to adjust the VCO frequency.
: ]$ F- C  m  A9 F) {) f' y6 X, Q# o( {7 `: S' @7 r# x

点评

感谢,刚看TI的资料,这应该会对相位噪声有点影响。  详情 回复 发表于 2024-9-23 16:12

该用户从未签到

4#
 楼主| 发表于 2024-9-23 16:12 | 只看该作者
超級狗 发表于 2024-9-23 12:50
6 G% D6 q9 T% T6 ?踢哀(TI)E2E 論壇
0 Y& {( U4 c, G# k3 d5 X/ M% Y; _, f" xAs for the CPout pin, this is the charge pump output which can range from 0 to 2 ...
3 s% ~2 r  r* ~. N1 g1 n
感谢,刚看TI的资料,这应该会对相位噪声有点影响。1 `2 r' X2 C; a! c+ f+ i3 N

点评

谢谢分享!: 5.0
谢谢分享!: 5
然後這個電平又會影響輸出頻率!^_^  发表于 2024-9-23 19:14
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-22 07:16 , Processed in 0.156250 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表