EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
初学者在PCB绘图时边布线边逐条对照以下基本原则,布线完成后再用此规则检查一遍。久之,必有效果。古人云:履,坚冰至。天下之事,天才者毕竟居少,惟有持之以恒,方见成效。 & m7 |( o5 n6 j0 v, ~
[经验]1:原理图以方便布线、排查为原则,合理使用总线,使用真实管脚分布。 . ?3 K( i' e$ s% b8 D
[经验]2:生成PCB之前应手工制作所有生疏器件的封装,事先制作三极管封装。 ' s( m4 m0 ` ?" ]! F' I
[经验]3:布线之前应进行手工草绘,在性能优先的原则下进行大致的布局。
1 U: ?4 \1 P5 u0 v [经验]4:走线切忌与元件轴线平行,精心设置地线,适当使用全面或网格覆铜。
) @. b1 g0 P- W) V, ^6 D( k# T5 J
[经验]5:数字电路中地线应成网,信号时钟线合理使用蛇行走线,焊盘要适当。 * q) U7 A& J, `- c- A) T3 m/ Z
[经验]6:手工布线要按网络或元件布线,然后再进行各块之间的对接和排列等。
3 D- `& F' W& Z0 v* @ [经验]7:版面应急修改时,一定要冷静,一般只需改动个别元件或一两个网络。
9 i/ Y) V% z- P3 w- y1 s, U
[经验]8:制作PCB时要在空白处留出至少五个焊孔,四角和中心,以用于对孔。
0 A+ L, H) V$ p3 `2 n [经验]9:焊接前要先刷锡,元件先放在板子上,用胶带固定后再进行焊接。
* w. L" m1 u4 r: w$ H [经验]10:ADC电路走线要与其他数字电路或信号线(特别是时钟)的走线分开,严禁平行和穿越。
% l2 Y9 P7 U4 E- o3 ]2 }
[经验]11:振荡晶体应尽可能的短,并用地线包围起来,但注意不能因间距过小而增加负载电容。
5 Q. p5 Y3 R+ U* ?9 ?8 A/ Y [经验]12:单双面板至少要有50%以上的金属层,多层板至少四层金属层,以防止局部过热而起火。
# c }4 P" }, x v9 o, l [经验]13:信号线尽量粗细一致且短,信号线、输入输出线之间要加地线,各模块之间也要夹地线。
8 z# q( J T- E$ `: ~
[经验]14:器件管脚与地线接触时不用大面积覆铜,而用网格,整板覆铜为防止起皮也用网格。
a; ~) M! L" ^: k F9 t+ T [经验]15:若PCB板上有大面积覆铜,要在地面上开几个小口,但孔不可大于3.5mm,相当于网格。
& c( s# H p) X) l6 F. V1 s) P) l
[经验]16:为避免过长走线而采用跳线时,跳线不要放在IC集成块等大型器件的下面,以方便拔插。 * G( z: f! U5 s9 `& R" m
[经验]17:布局布线时应充分考虑器件的散热和通风,热源要靠近板边,并设计好测试点位置间距。 5 @' [& m: O/ m2 j) ^7 T3 T/ s
[经验]18:在多层抗电磁干扰设计中要应用20H规则与3W规则,以克服边界辐射耦合和逻辑电流磁通干扰。 5 X5 n: x8 t& G# j2 D3 r
[经验]19:双信号线不要是同电流方向的,且要控制平行长度,如采用JOG走线或正弦、余弦走线。 ( i' S( p( b9 X1 z
[经验]20:低频线路中信号的上下沿变化所带来的干扰要远大于频率所产生的干扰,所以也要注意串扰问题。 ( q3 T8 `0 C1 G3 j+ y2 U4 Q, S5 t
[经验]21:高速信号线要加入适当的端接匹配,且保持其阻抗在传输中保持不变,并尽量加宽线的宽度。 4 Z. k: V3 ~" \: \1 ~7 m
[经验]22:别忘记在集成块的电源与地之间,加滤波和耦合电容以消除干扰。
7 x- U8 G' Q+ ^6 }6 h$ t 在现代集成器件密度越来越大的情况下,PCB布线布局的优劣直接影响产品的性能,甚至是关及设计成败之关键。正如一位电子所说:十种器件,也可能有无数种排列的可能。但如果有一点误差,其性能却有可能相距一百倍!PCB布局布线的重要性以及技术性可见一斑。 / O3 B. B( Z: o) L( P! ]
* Y; c5 B0 S% h: b) C3 v) J U0 q |