自举电路工作原理

xd365

kevin890505 发表于 2012-8-2 16:10
看了大家说法，貌似都知道，但说的不清晰，我就我的理解来解释下，不对的还望大家多多指点：
1，首先大家必 ...

: P) b% F" `/ A3 W第五点和第六点能理解为是为了让MOS能尽快导通吗，如果你是这么认为的话，那么你对自举电容的理解就错了。

kevin890505

xd365 发表于 2012-9-6 01:40
2 b* W2 [' f; L- C6 e第五点和第六点能理解为是为了让MOS能尽快导通吗，如果你是这么认为的话，那么你对自举电容的理解就错了。 ...

如果不是提供Vgs电压和栅极电流的话  那我还真不知道是什么原因了   求教

xidgli

我也来发表发表自己的见解，班门弄斧，不对的地方请见谅。
Q1，Q2是交替导通的，当Q1,导通Q2截止时，输入电压通过Q1-L1-VOUT,输出电压同时给L1储能。当Q1截止Q2导通时，电感L1产生左“—”右“正”的电压通过负载-地-Q2构成回路。同时电源通过D1-RBOOT-C2-Q2-地给电容C2充电，电动势为上“+”下“—”。Q2的S极此时为负，这样就能使Q1栅源电压容易达到开启电压使Q1导通。

太仓一黍

kevin的解释是对的  自举电容就是帮助芯片打开UGATE的没其他作用   做个实验就知道了把它去掉看是什么效果 不 对 求 喷

xd365

kevin890505 发表于 2012-9-6 15:34
如果不是提供Vgs电压和栅极电流的话  那我还真不知道是什么原因了   求教

5 m" p3 O- A/ z( i! {6 \你可以查看这个芯片的资料，自举电容的电压只给了上管，没给下管。
自举电容的真正作用是：当上管导通后，要保持Vgs是个高电平，让上管处于导通状态。

kevin890505

xd365 发表于 2012-9-6 18:48
你可以查看这个芯片的资料，自举电容的电压只给了上管，没给下管。
自举电容的真正作用是：当上管导通后 ...

- n7 k' F" H$ G请看第八条 谢谢

txdxs

学习了，呵呵

小平

2#和14#都说的好。14#理论好强，看的书多。{:soso_e160:}

timerc

' ]9 X$ E1 c' }6 [! G" ]' W% m
5 N% S( l) T. P0 v# ?( {从这张图，我觉得BOOT跟PHASE有点像个比较，类似三极管调静态工作点的功能

qiangqssong

仔细看了各位的解释，这块的原理总算是整明白了，谢谢！！

zgq800712

先固定 D1二极管输入是5V吧
Rboot,电容充电电阻，怎么充电的，比如Q2拉低不是充上电了？这个时候C2两端电压多少？ 就是5V。 PWM斩波多是动态的，有高就有低，现在充电充上了，输出端比如输出的是9V，9V和C2电压一叠加就是9V+5V=14V，这个是对地的，如果以输出端坐参考，C2两端就是5V。 再来看Q1 ,Q1源级是9V，     然后Q1栅极呢，Vgs肯定要大于开启电压，电压大点导通电阻也会小点，比如2V以上开启。栅极电压哪里来呢，就是上面这个C2电容，C2电容一端接在输出的9V上，他自己2端的电压是5V，那C2另外一端的对地电压就是14V，这个电压作用于Q1也就是高管的栅极， 栅极电压14V,源极电压9V，Vgs=14-9=5V管子可以开起来了。
) J$ i2 s! N/ O; S' Y; ^
3 |1 E" E5 {  E. ]3 V1 y% E
如果是电机驱动的IGBT的话这个电容就要10uF以上了，以为IGBT里面有三极管，电流大。



7 W7 j/ o1 ]- E' _) }我给一个电容用5V充电，然后我吧这个电容和一个5V的电池连接起来，就有10V了。

yuhuikeji

强烈建议楼主应该多看看芯片手册。

wuxuelin2006

同意27楼的，多看看datasheet！

kobeismygod

kevin890505 发表于 2012-8-2 16:10
8 ], e, T, I$ n看了大家说法，貌似都知道，但说的不清晰，我就我的理解来解释下，不对的还望大家多多指点：
( Q* k9 w% G8 L" t* Z1 n4 p9 V1，首先大家必 ...

有一点不太明白，你说自居电容充电后的压降是SD两端的电压，不对吧？驱动高端NMOS比较困难主要是NMOS的S及不是接地的，S级电位不是0，所以很难满足VGS>0的导通要求，而这个自居电容充电后的电压应该是S级的电压，最后芯片用这个电压去叠加芯片本身的驱动电压Vdrv之后，也就是VS+Vdrv，才能满足高端NMOS导通要求，是不是这样的？？另外，上面有兄弟说自举电容的目的是为了抬高8脚的电位，这更加是不能理解的，8脚也就是S极的电位抬高了，想使Vgs>0不是更难了吗？不是更加的难以驱动了吗？？？？

kevin890505

kobeismygod 发表于 2013-5-30 19:30
有一点不太明白，你说自居电容充电后的压降是SD两端的电压，不对吧？驱动高端NMOS比较困难主要是NMOS的S及 ...

$ ]! ]5 T7 d, _: d是的，没说清，我想表达的是DCDC电源等于Vin，充电是在下管导通时，此时高端MOS的S极电势约为0，那么自举电容电压就是约为Vin。
在高端MOS导通前，低端MOS是导通的，但是当高端MOS导通后，8脚电势会从0V左右抬高到Vin，自举电容压差不变，那么BOOT脚电压
, t, ?4 p0 s+ [1 [  s就会抬高Vin，那么内部就是你说的：叠加芯片本身的驱动电压Vdrv之后，也就是VIN+Vdrv，才能满足高端NMOS导通要求.
5 k! D2 _7 \& {; ?5 T: U( I/ \
) s. q3 r0 [: z; Z+ G6 w  b5 M抬高8脚电势是扯淡，BOOT是抬高高端MOS的栅极驱动电压的，也就是2脚