关于Hyperlynx一些相关知识点归纳（正在学习HYPERLYNX仿真中）

MCM881621

1.串扰：

串扰是由于电磁场耦合产生的

一旦信号耦合到受害者网络上，噪声就会双向传播

单端数字信号系统中，噪声容限通常设为信号电压摆   幅15%，其中约有5%是与串扰有关

近端串扰的特征是宽脉冲，而远端串扰就是一个窄脉冲。  

2. 信号完整性仿真的主要模型有：IBIS模型、SPICE模型、VHDL_AMS模型、Verilog_ASM等等。其中IBIS模型是PCB设计中最常用的、最流行的型号完整性仿真模型。扳级型号完整性的仿真工具有mentor Graphics的Hyperlynx、cadence公司的SPECCTRAQuest等等。

Hyperlynx仿真步骤：

新建原理图->层叠设置->过孔和传输线的建模->

3.在Hpyerlynx中单走线和差分走线计算线宽和阻抗可以在层叠编辑器中来选择：（在层叠编辑器中阻抗和线宽是可以相互推算的。）层叠编辑器的Z0设计窗口下来分别推算差分和单端走线的阻抗、线宽以及线间距。

单端走线计算阻抗与走线：Hyperynx中会根据层叠编辑器设置好的“叠层结构”以及“测试线宽”自动计算改曾传输线的特征阻抗。在层叠编辑器的Z0设计窗口下也可以通过设置好阻抗来计算线宽（在目标阻抗中输入需要的阻抗，后面的线宽会自动计算。）

差分走线计算阻抗和走线：Hyperlynx中差分模式走线计算阻抗及线宽的策略有3种，（单端信号走线计算阻抗及线宽的策略只有一种）策略1：Solve for separation策略是通过改变线宽来计算相应的线间距。（在层叠表中输入要控的阻抗以及线宽线就会自动计算出相应线间距的数值。）；策略2：Solve for width 策略是通过修改线间距来计算相应的线宽。（在层叠中输入要控的阻抗以及线间距就会自动计算出相应的线宽的值）；策略3：Solve for both策略能够绘制出线宽和线间距的关系曲线。（在叠层表Z0曲线下面点击查看就可以就可以看到线宽和线间距的曲线图，做线宽线距曲线图的目的就是为了可以在曲线中找到一个工程可实现的“合理值”适合我们实际需要的线宽线距）。

4.过孔和传输线的建模

     过孔的建模：

     在过孔双击打开属性对话框，过孔的模型分为两种：2D和3D。如果采用2D模型。则选择3D EM Modeling为None。

     Connected Layers；表示过孔连接的层的个数

     点击padstack后面的Edit按钮进行过孔参数的指定，点进去之后Layer span这里表示

过孔类型的设定，是用通孔还是盲埋孔；Drill下面的Finshed Diameter表示设置过孔的钻孔

大小，pad shape表示选择过孔的形状；pad width mils 表示过孔焊盘的大小，这些选择完点击OK，返回到编辑过孔属性的这一页，然后点击Via Visualizer(查看过孔模型)。

5.设置IC Buffer的模型：

   设置模型的搜索路径

根据传输线几何参数计算出来的电气参数，包括：特征阻抗、延时、单位长度电感、 长

度电容、直流电阻等

6.IBIS简介：

IBIS(input/output Buffer Information Specification):输入输出缓冲器，是一个行为级模型，描述的是电压与电流、电压与时间的关系，也是一种基于V/I曲线对输入输出端口快速进准建模的方法。是反映芯片驱动和接收电气特性的一种国际标准。

        IBIS本身是一种文件格式，他说明在一个标准的IBIS文件中如何记录一个芯片的驱动器和接收器的不同参数，单并不说明这些记录的参数如何使用，这些参数需要由使用IBIS模型的仿真工具读取。

7.IBIS模型结构：

        IBIS的模型结构分为输入和输出。

       输出结构包含一个PMOS、一个NMOS、两个ESD保护二极管、芯片的电容和封装寄生参数C_PKG\R_PKG\L_PKG是整个芯片的等效电容、电阻、电感特性C_Comp为硅片上脚的压焊盘电容 (结电容)。

       输入结构包含两个ESD保护二极管、芯片的电容和封装寄生参数C_PKG\R_PKG\L_PKG是整个芯片的等效电容、电阻、电感特性C_Comp为硅片上脚的压焊盘电容 (结电容)。

8.IBIS文件结构：

    1.头文件（这部分包含了IBIS版本、文件名、版权信息等）

    2.器件描述（包含器件模型名称、器件名称、厂商、封装和引脚信息等）

    3.模型描述（定义了模型对应的缓冲器类型、Pulldown、Pullup、 Power_Clamp、Gnd_Clamp

的IlV数据表；Ramp数据；描述波形上升／下降沿的VIT数据表等）

4.IBSI在信号完整性中的应有

      IBIS在信号完整性仿真中有不可或缺的作用，他可以作为源端和接收端。他可以被大数的EDA软件识别，并在有些仿真软件中没有IBIS模型是不能进行时域仿真的。在IBIS模型的基础上，我们可以分析传输线上的信号完整性问题，包括源端到负载端的阻抗、串扰、反射、延时等时域问题。

       IBIS模型会把每个IO或PIN分为几种状态（输入、输出、浮空）吧这几种状态配置成几种模型，通过调用I/O或PIN的几种模型来输入输出。

5.IBIS中术语解释：

R_pkg、L_pkg、C_pkg：封装参数

C_comp 为硅片上脚的压焊盘电容 (结电容)

C_pin , R_pin , L_pin : 引脚的RLC参数

signal_name：信号名称

model_name：模型名称

Model_type I/O：模型类型为输入和输出

Polarity Non-Invertin：极性 没有极性

Enable Active_low：使能为低电平有效

Vinl：低电平

Vinh：高电平

Vmeas：端接电压

Cref\Vref\Rref：cell寄生参数

Pullup Reference：上拉

Pulldown Reference：下拉

POWER Clamp Reference：电源钳位

GND Clamp Reference：GND钳位

threshold：阈值

扫描电压范围对于GND钳位是-VDD至VDD

扫面电压范围对于电源钳位是VDD至2VDD

扫描电压范围与数据钳位是-VDD至2VDD

斜坡频率就是电压和电流的关系

电压和电流-伏安特性曲线

电压和时间的关系代表I/O变化的速度

钳位：钳位是指将某点的电位限制在规定电位的措施，是一种过压保护技术。产生这个措施的那些电路叫做钳位电路（clamping circuit）。钳位电路的作用是将周期性变化的波形的顶部或底部保持在某一确定的直流电平上。从而提高整个电路的工作稳定性。在钳位电路中存在钳位二极管（clamping diode），钳位二极管，产生钳位电压（Clamping voltage）

Power_Clamp 为低端ESD结构的V/I 曲线

GND_Clamp 为低端ESD结构的V/I 曲线

Pullup, Pulldown 为高电平和低电平状态的V/I曲线。

Ramp 为上升沿和下降沿的摆率（dv/dt）。指的是输出电压从20%–80%的电压输出幅度所用的时间。为了更加准确地描述上升沿和下降沿的过程，有上升沿和下降沿的V/T 曲线。

dV/dT_r, dV/dT_f：输出上升沿和下降沿的摆率。

即：从20%80%，或从80%20% 电压输出幅度所需的时间。

001_feifei

遇见串扰就头疼