再发PCB，求高人们再次指导指导！！！！

洒脱伊人

感觉我也画个这个板子

77991338

洒脱伊人 发表于 2012-6-11 15:54
感觉我也画个这个板子

" a3 M2 R- \8 K- e有可能是一些功能模块相似把

eeicciee

公司电脑不让下载，宿舍能下但是又看不了。唉。晚上在宿舍下，明天拿来公司看

77991338

eeicciee 发表于 2012-6-11 16:53
  e+ g3 e' X1 v$ t公司电脑不让下载，宿舍能下但是又看不了。唉。晚上在宿舍下，明天拿来公司看

+ R- x5 V' J9 E* B# {啊！！这么麻烦啊，你们公司也是内外网隔离的么？ 我以前那个公司也是的，这样有时候很麻烦呢。

eeicciee

1、J9出来的线都应该是差分对，你没走成差分对
7 h8 w% \9 t0 [# }1 J( c$ J2、J25（是个电容，由此可见，器件命名有待规范和统一）的差分网络没看明白，为什么在顶层走了那么长的距离？还是并联在差分网络里的。
3、原点上方是不是Mark点，没有放进去，不知道你是忘记还是暂时放那里的。
$ ^9 B; [4 L0 d) D$ T4、J12的差分对，没按差分规则走
5、keep out层和负片的边界没有很好的重叠
6、接插件干涉问题还是很多。

77991338

eeicciee 发表于 2012-6-12 09:25
% J( b/ M7 m( B! b/ l. d. O1、J9出来的线都应该是差分对，你没走成差分对
% _! e& d6 Q6 U( p: U2、J25（是个电容，由此可见，器件命名有待规范和统一）的差 ...

很感谢你的点评。
在这里我说一下：J9与J12的两组信号线都不需要差分形式的走线，J12的两根信号线只是需要一点点等长要求，J9是两颗功放的信号线，其中一个功放是预留出来的。
J25并不是电容，而是咪头，也不是差分网络，可能是我的走线习惯，遇到一组两根线我会两根线同时走线，可能就无意中走成了差分形式。
7 ~) F. I, ~2 B那个MAKE点是放在工艺边上面的，我们公司的规定，工艺边上3个Make点4个安装孔，我也没办法。
“keep out层和负片的边界没有很好的重叠”这句话我不是很理解，请教一下，我现在内点层都是做的正片，这个负片和板框之间还有什么要求么？
确实，我也好好看了下，在接插件方面，有些接插件的背面的器件我放的确实离的有点近，对焊接上来说有点挑战。不过也还好，可能是我们每个人的库的精度不一样，我自己做的库都会留有很大的余量，器件干涉还不算很大。上一次的板子做出来以后看了下（上次是在外面机贴回来的），都没有什么问题，我也就小小的偷了下懒了{:soso_e113:}。

xuqianjin

我挺好奇，为什么要用四层板啊，两层不够吗

77991338

xuqianjin 发表于 2012-6-16 09:00
  k- n6 C5 m/ E我挺好奇，为什么要用四层板啊，两层不够吗

推推挤挤两层是肯定够的，不过因为板子上一些信号比较重要，还有GPS GPRS等重要模块，当时就又加了两层单独给出一个地层。

eeicciee

咋不把最终牌发出来

jacklfeng

有一点很重要，焊盘铜皮全连接了，不好焊啊！哥们。